专利名称：半导体器件及其制造方法
技术领域：
本发明通常涉及ー种微机电系统器件，并且更具体地涉及半导体器件及其制造方法。
背景技术：
可以使用利用微电子制造エ艺的微机电系统(MEMS)技术制造小型机电部件。MEMS器件包括薄膜和光束，其作为机械和/或电部件。硅麦克风是ー种MEMS器件，其中MEMS结构或膜由声学信号激励。然而，膜的灵敏度以及(由其导致的)MEMS器件的灵敏度根据膜中的应カ变化。例如，张应カ严重地降低 麦克风的机械顺从性。在制造过程中形成或者在操作中建立的应カ可能残留。因此，需要最小化膜应カ的MEMS器件和方法。
发明内容
通过示出的本发明的实施例通常解决或者避免这些和其他的问题，并且，通常获得技术优点。根据本发明的一个实施例，制造半导体器件的方法包括氧化衬底以形成延伸到衬底顶表面上方的局部氧化物区域，以及在局部氧化物区域和衬底顶表面上形成膜层。该方法进ー步包括移除膜层下面的部分衬底，以及移除膜层下面的局部氧化物区域。根据本发明的一个实施例，制造半导体器件的方法包括在衬底中形成多个特征，以及在包括所述多个特征的衬底上形成膜层。该方法进ー步包括移除膜层下面的部分衬/ 。根据本发明的一个实施例，半导体器件包括设置在衬底上包括多个波纹结构的膜层。多个波纹结构中的每个波纹结构具有侧壁和底表面。连接侧壁和底表面的边缘的曲率半径比膜层的厚度大。连接侧壁和顶表面的边缘的曲率半径比膜层的厚度大。上文相当概要地给出了本发明的实施例的特征，使得下面的本发明的详细描述可以更好的被理解。下面描述发明实施例的另外的特征和优点，其形成本发明权利要求的主题。本领域技术人员可以理解的是，公开的概念和具体实施例易于作为为了执行本发明相同目的而改进或者设计其他结构或者エ艺的基础。本领域技术人员还可以意识到的是，这样的等价结构不脱离在所附权利要求中阐述的本发明的精神和范围。
为了更完整理解本发明以及其优点，现在结合附图对以下描述做出參考，其中图I，其包括图IA和1B，图示了根据本发明一个实施例的MEMS器件，其中图IA图不了截面视图和图IB图不了顶视图；图2，其包括图2A-20，图示了根据本发明一个实施例制造包括MEMS传感器的半导体器件的一个实施例；图3图示了 MEMS器件的一个实施例，其中膜层包括多个波纹结构；图4,其包括图4A和4B,图不了对于波纹结构的两个不同配置沿膜层的横向应力，其中图4A图示了具有尖锐边缘的波纹结构的应力，图4B图示了具有光滑边缘的波纹结构的应力，如本文在各个实施例中描述的；图5图示了总结图4的仿真结果的表；图6，其包括图6A-6D，图示了根据本发明一个实施例，在制造的各个阶段具有负波纹结构膜层的MEMS器件；图7，其包括图7A-7D，图示了根据ー个实施例在处理的各个阶段的MEMS器件，其中MEMS器件的膜层在多个衬底突起上形成； 图8，其包括图8A-8C，图示了处理的各个阶段中MEMS器件的本发明ー个实施例，其中MEMS器件的膜层包括正的和负的波纹结构；图9，其包括图9A-9E，图示了根据本发明另ー实施例的制造的各个阶段中MEMS器件的截面视图；图10，其包括图10A-10G，图示了根据本发明另ー实施例的制造各个阶段中MEMS器件的截面视图；图11，其包括图IlA和11B，图示了根据本发明一个实施例具有圆形膜的MEMS器件，其中图IlA图示了顶视图，图IlB图示了截面视图；图12，其包括图12A和12B，图示了根据本发明一个实施例具有弹簧支持的膜的MEMS器件，其中图12A图示了顶视图，以及图12B图示了截面视图；以及图13图示了根据发明可替换实施例具有弹簧支持的膜的MEMS器件的顶视图。通常在不同的图中，相应数字和标记指相应的部分，除非另外标明。绘制图以清楚图示实施例的相关方面，并且没必要按比例绘制。
具体实施例方式下面详细讨论各个实施例的制造和使用。然而，可以意识到的是，本发明提供多个可用的发明构思，其在各种具体的上下文中实现。讨论的具体实施例仅仅是形成和使用本发明的具体方式的说明，不限定本发明的范围。相对具体上下文中(即微机电系统(MEMS)传感器)各种实施例，描述本发明。然而，本发明还可用于其他类型的半导体器件。MEMS传感器的结构实施例可以使用图I描述。进ー步的结构实施例可以使用图3-5、11描述。MEMS传感器的制造方法使用图2描述。制造MEMS传感器的进ー步的方法使用图6-10描述。图I，其包括图IA和1B，图示了根据本发明一个实施例的MEMS器件，其中图IA图示了截面视图，图IB图示了顶视图。參考图1A，MEMS器件包括设置在衬底100上的膜层150。膜层150保持在衬底100上，并且由支撑结构支撑，支撑结构包括间隔物(spacer)结构210和保护层240。膜层150包括波纹结构(corrugation) 25以减轻特别当膜层150在最大应变(偏离)时横跨膜层150的应力。进ー步，如进ー步在各个实施例中解释的那样，波纹结构25包括没有尖锐角的光滑边缘。光滑边缘避免了在波纹结构25中的应カ集中。材料断裂是裂纹成核和生长(其是峰值应カ集中的作用)的作用。因此，減少峰值应カ就減少了裂纹成核，从而防止了膜层150的断裂。这样光滑边缘的使用降低了操作过程中膜层150的失败率，从而改进了产品寿命。可替换地，本发明的实施例改进了硅麦克风的机械灵敏度，其有助于生产具有高信噪比和高灵敏度的麦克风。MEMS器件进ー步包括背板200。多个凸块195设置在背板200的背表面上。接触230电耦合到背板200，膜层150以及衬底100。当膜层150向着背板150偏离时，多个凸块195通过最小化接触表面面积防止膜层150粘到背板200。MEMS器件进ー步包括中心腔50和背板200与膜层150之间的空隙55。中心腔50和空隙55允许膜层150振动。如图IB中所示，波纹结构25形成为沿膜层150的周边的圆形形状。圆形形状避免了沿横向方向的尖鋭边缘。因此，即使膜层150图案化为其他形状(例如矩形、方形)，波纹结构25也可以形成为圆形或椭圆形状。可替换地，波纹结构25可以形成为方形或者矩形但在两个相邻边相交的区域中具有圆弧边缘。
虽然，图IA中示出的实施例，具有正波纹结构(膜层150的突出部分背对衬底100)，本发明实施例还包括负的波纹结构或者混合波纹结构。如图IA中所示，波纹结构25中的每个波纹结构具有侧壁和底表面。从波纹结构25的侧壁到顶表面过渡的曲率(具有第一曲率半径Rl)和波纹结构25的侧壁到底表面的边缘的曲率(具有第二曲率半径R2)，均具有光滑过渡。更多实施例中，第一和第二曲率半径Rl和R2是约相同的值，并且第一和第二曲率半径Rl和R2大于膜层150，并且在ー个实施例中，大至少ー个数量级。在一个实施例中，连接侧壁和底表面的第二曲率半径R2大于约lOOnm，这样提供光滑过渡。虽然使用背板200和多个凸块195描述了本发明的实施例，在其他实施例中可以不使用这些。例如，本发明的实施例包括需要膜层150但不需要背板200的MEMS应用，例如，使用压电或者压阻或者光学或者其他读出的压カ传感。类似的，本发明实施例包括多个背板，例如，这样的电容传感器/致动器其中膜层150可以夹置在用于不同的读出或者推拉激励的两个背板之间。图2，其包括图2A-20，图示了包括根据发明的实施例的MEMS传感器的半导体器件的制造实施例。图2A图示了形成在衬底100上的掩模层110。在各个实施例中，衬底100可以是半导体衬底。在一些实施例中，衬底100可以是半导体体衬底或者绝缘衬底上半导体。衬底100的一些示例包括体单晶硅衬底(或者在其上生长或者在其中形成的层)、{100}硅晶片上的{110}硅层、绝缘体上硅(SOI)晶片层、绝缘体上锗(GeOI)晶片层。在各个实施例中，衬底100包括毯式(blanket)外延层。在各个实施例中，衬底100可以是硅晶片、锗晶片或者可以是包括锑化铟、神化铟、磷化铟、氮化镓、神化镓、锑化镓、碲化铅或者他们的组合的化合物半导体衬底。在各个实施例中，掩模层110包括绝缘层。在一个实施例中，掩模层110可以是氮化物。在另ー实施例中，掩模层110可以是氧化物。可以通过热氧化或者氮化，或者使用汽相沉积エ艺(如化学汽相沉积、等离子体汽相沉积)形成掩模层110。在一个实施例中，掩模层110包括硬掩模材料。在各个实施例中，掩模层110包括氮化物材料，如氮化硅。在一个或多个实施例中，掩模层Iio包括垫氧化物层和该垫氧化物层上的氮化硅层。在可替换实施例中，掩模层110包括垫氧化物层、该垫氧化物层上的多晶硅层、以及该多晶硅层上的氮化硅层。在另一可替换实施例中，掩模层110包括垫氧化物层、该垫氧化物层上的非晶硅层、以及非晶硅层上的氮化硅层。为了形成局部氧化物区域(其如下面进ー步描述的，形成用于膜层的波纹结构的图案)，图案化掩模层110。例如，通过在掩模层110上沉积光敏材料(如光致抗蚀剂)层(未示出)，图案化掩模层110。使用光刻エ艺，例如，通过暴露在光或者辐射中从光刻掩模(未示出)转移图案至光敏材料层上，图案化光敏材料层，以及显影光敏材料。然后光敏材料层用作刻蚀掩摸，同时刻蚀掉掩模层110的部分，留下图2A中示出的结构。接着如图2B中图示的内容，实施局部氧化以形成氧化物区域120。如下面进ー步描述的，氧化物区域120定义用于正在制造的膜中的波纹结构凹槽的结构。使用热氧化工艺，氧化衬底100的暴露部分，以形成氧化物区域120。掩模层110阻止下面的衬底100的氧化。因此，氧化是局部进行的。在一个或多个实施例中，在衬底100的暴露部分中形成厚 的局部氧化物的同吋，掩模层110保护衬底100的其他区域(如其他器件区域)不被氧化。在各个实施例中，可以使用干法氧化、湿法氧化、水环境或者混合环境，实施氧化。例如，衬底100可以暴露在含氧物质、含硅物质中和/或提高的温度中以转换衬底100的一部分为氧化物材料。在氧化工艺中，硅的表面层反应以形成氧化物。随后的氧化通过氧扩散穿过氧化物层并在生长的氧化物和衬底100之间的界面反应来进行。在可替换实施例中，在形成掩模层110之前，在衬底100上沉积光滑层。光滑层可以形成为毯式层或可替换的，形成在衬底100上仅在制造MEMS器件的区域中。在一个实施例中光滑层可以是多晶硅层，并且由于改进了氧化工艺中的应カ释放，可以导致更光滑的角。相似地，在可替换实施例中，可以在暴露至氧化工艺前，使用各向异性或各向同性刻蚀，刻蚀衬底100。这可允许掩模层110下面形成的氧化物区域120的横向轮廓的裁剪。在各个实施例中，继续氧化工艺以形成具有约IOOOnm至约6000nm深度并且具有约I μ m至约20 μ m的宽度的氧化物区域120。然后移除掩模层110，如图2C中所示。由于氧化工艺的特性，氧化物区域120的部分突出到衬底100的顶表面上方。进一歩，由于氧化工艺，氧化物区域120具有光滑界面(硅/氧化物分界)。氧化，不像沉积エ艺，是包括高温和相对更慢的氧化速率的扩散-反应エ艺，其导致了衬底100和氧化物区域120间的界面没有尖鋭的边缘。在一些实施例中，例如通过使用例如在氢气氛下额外的退火进行进一歩的平滑。氢退火可进ー步特别是围绕角平滑氧化物区域120，并且结果是如图2C中所示的光滑轮廓。然后參考图2D,第一牺牲衬层140沉积在衬底100上。在一个实施例中，第一牺牲衬层140是氧化物，例如氧化硅。在各个实施例中，可使用汽相沉积エ艺(如化学汽相沉积或者等离子体汽相沉积)，沉积第一牺牲衬层140。第一牺牲衬层140包括约IOOnm至约IOOOnm的厚度。然后，如图2E中所示，在第一牺牲衬层140上沉积膜层150。在各个实施例中，膜层150可以形成为电容器的电极。在一个实施例中，形成电容器的膜层150是电容麦克风的部分。在各个实施例中，形成膜层150并入在各个实施例中描述的结构特征(例如光滑过渡)，例如，參考图IA描述的。在一个实施例中，膜150包括多晶娃层。在可替换实施例中，膜层150包括非晶娃层。在可替换实施例中，膜层150包括导电层。在各个实施例中，膜150具有约IOOnm至约2000nm的厚度。在一个或多个实施例中，膜层150具有约200nm至约IOOOnm的厚度，并且在一个实施例中约330nm。如图2E中所示，图案化膜层150和可选择的底下的第一牺牲衬层140。从衬底100的其他区域移除膜层150。然后參考图2F，第一牺牲材料层160沉积在膜层150上。在一个或多个实施例中，第一牺牲材料层160可包括氧化物,例如四こ基娃烧(tetra ethyl oxysilane,TE0S)。图案化第一牺牲材料层160以形成凹槽170。凹槽170定义用于形成背板中的凸块的结构，如下面将要描述的。
在各个实施例中，选择凹槽170的横向几何形状，使得用于定义凸块的凹槽170狭窄到在随后的层沉积后，凹槽170几乎是关闭的。例如，如果沉积600nm的随后层，凹槽170可包括约IOOOnm的宽度。换句话说，在各个实施例中，凹槽170的横向尺寸接近要设置的随后层的厚度范围。參考图2G，在第一牺牲材料层160上沉积第二牺牲衬层180。第二牺牲衬层180可以是与第一牺牲材料层160相同的材料。在一个实施例中，第二牺牲衬层180可以是刻蚀停止衬层材料。如上面描述的，选择第二牺牲衬层180的厚度以便大体填充凹槽170。因此，在沉积了第二牺牲衬层180后，形成具有尖鋭三角状形状的凸块185。然后，如在图2H中所示，沉积凸块衬层190，形成多个凸块195。凸块衬层190包括具有与第一牺牲材料层160不同刻蚀选择性的材料。在一个实施例中，凸块衬层190可以是刻蚀停止衬层材料。由于凸块孔185的尖鋭腔，凸块衬层190包括尖锐类针形状，其最小化在器件操作过程中膜层150接触多个凸块195的情况下膜层150和多个凸块195之间的接触表面面积。然后參考图21，背板200沉积在凸块衬层190上并且被图案化。还可以图案化暴露的凸块衬层190。在各个实施例中，背板200形成电容器的部分，例如，电容麦克风的部分。在一个实施例中，背板200包括多晶娃材料。然后參考图2J，形成接触230和间隔物结构210。从外面区域移除第一牺牲材料层160，留下用于支撑MEMS器件区域的间隔物结构210。沉积保护衬层220，覆盖背板200。形成接触230以耦合背板200和膜层150。在对保护衬层220掩模和图案化后，形成接触230。參考图2K，通过形成保护层240而保护前面。在随后的背面处理中，保护层240保护前面。在各个实施例中，保护层240可包括氮化硅或者氧化硅。从图2L开始继续背面处理以形成腔50。晶片被反转以暴露背面。然后抗蚀剂在暴露的背面沉积并且图案化(未示出)并且暴露MEMS器件区域中衬底100的一部分。刻蚀暴露的衬底100，直到暴露第一牺牲衬层140和氧化物区域120。在各个实施例中，使用博施(Bosch)エ艺，或者通过沉积硬掩模层并且使用垂直反应离子刻蚀而刻蚀衬底100，刻蚀衬底100。在一个实施例中，仅使用抗蚀剂掩模。如果抗蚀剂预算不够充分，那么使用硬掩模和垂直反应离子刻蚀以获得光滑侧壁。然而，这个整合方案需要移除剩下的硬掩模残留。因此，在一些实施例中，博施工艺可以在没有额外硬掩模的情况下使用。在博施工艺中，各向同性等离子体刻蚀步骤和钝化层沉积步骤是交替的。在博施エ艺中，刻蚀/沉积步骤重复多次。配置等离子体刻蚀以例如使用等离子体中的六氟化硫[SF6]垂直地刻蚀。例如使用八氟环丁烷作为源气体沉积钝化层。每个单个步骤可以进行几秒钟或者更短。钝化层保护衬底100并且防止进ー步刻蚀。然而，在等离子体刻蚀阶段中，定向离子轰击衬底，移除在沟槽底部的钝化层(但不是沿侧面)并且刻蚀继续。当第一牺牲衬层140和氧化物区域120暴露时，博施工艺停止。博施工艺产生扇形的侧壁。然后參考图2M，例如使用化学湿法刻蚀移除第一牺牲衬层140和氧化物区域120。在膜层150暴露后湿法刻蚀停止。
參考图2N，图案化前面以打开MEMS器件区域，同时保护其余区域，例如，接触230。如图所示，在前面沉积并且图案化抗蚀剂250。在一个实施例中，抗蚀剂250包括氮化硅材料，并且在一个实施例中包括硬掩模。这样，暴露MEMS器件区域于湿法刻蚀エ艺，其能够有效的移除特定类型的材料。然后如图20中所示，例如使用湿法刻蚀エ艺，移除第一牺牲材料层160和第二牺牲衬层180。移除保护层240。在一个或多个实施例中，使用各向异性刻蚀エ艺，刻蚀保护层240，留下支撑间隔物。在一个实施例中，在移除了保护层240之后，从前面移除第一牺牲材料层160和第二牺牲衬层180。在一些实施例中，在相同步骤中移除第一牺牲材料层160、第二牺牲衬层180、氧化物区域120以及第ー牺牲衬层140。由于第一牺牲衬层140和膜层150形成在氧化物区域120上，膜150中的波纹结构25是正的，即，背对衬底100。图3图示了 MEMS器件一个实施例，其中膜层包括多个波纹结构。在各个实施例中，可以选择波纹结构的数量以优化膜层150中的应力。因此，可以使用多个氧化物区域120制造发明的实施例，这导致波纹结构数量的増加。图3图示了两个波纹结构25，并且可以形成多样的更多数量的波纹结构。图4,其包括图4A和4B,图不了对于波纹结构的两种不同配置沿膜层的横向应力，其中图4A图示了具有尖锐边缘的波纹结构的应力，并且其中图4B图示了用于具有光滑边缘的波纹结构的应カ(如这里在多个实施例中所描述的)。图4图示了在两种不同类型的波纹结构构造的有限元建模仿真(FEM)之后得到的仿真結果。參考图4，在图4A和4B中绘图的原点是膜层的中心，使得X轴沿膜层的半径朝向支撑结构(见，例如图I)。对在O. 9mm直径的膜上的八个波纹结构圈，执行这些仿真，然而，通常的想法是延展至任何数量的圈和膜尺寸。如图4A中所示，应カ是平的并且在波纹结构区域显著増大。这会导致膜的破裂，这是由于例如达到临界应カ时的裂纹成核和生长。对于裂纹扩展，峰值应カ是显著的度量，因为裂纹成核从这样的区域开始。然而，如图4B中所示，使用各个实施例中描述的光滑边缘，降低了波纹结构区域中的峰值应カ。虽然图4图示了应カ的横向分量，发明人发现其他定量的測量(例如指示塑性变形的开始的Von Mises压力)也示出了类似的具有尖锐边缘的波纹结构和具有本发明各个实施例中描述的光滑边缘波纹结构间的不同。图5的表总结了图4的仿真結果。该表示出当从膜层的顶和底施加压カ(与膜层的+/-垂直位移有夫)时峰值应カ的值。当光滑边缘替代尖鋭边缘时，峰值应カ值显著下降(用于尖锐边缘的第一行与用于光滑边缘的第二行比较)。图6，其包括图6A-6D，图示了根据发明的一个实施例，在制造的各个阶段中，具有负波纹结构的膜层的MEMS器件。參考图6A，如上面在前面的实施例(见，例如图2B)中描述的形成氧化物区域120。在形成了具有如上在各个实施例中所述的光滑边缘的氧化物区域120之后，移除掩模层110和氧化物区域120。这样多个沟槽125形成在衬底100之内，如图6B中所示。 然后，如图6C中所示，形成第一牺牲衬层140。如上面參考图2描述的，第一牺牲衬层140在一个实施例中可包括氧化硅材料。第一牺牲衬层140内衬多个沟槽125。第一牺牲衬层140的厚度比多个沟槽125的尺寸小得多，使得第一牺牲衬层140不会显著填充多个沟槽125。參考图6D，在第一牺牲衬层140上形成膜层150。随后的处理按照图2F-20的实施例中描述的。因为第一牺牲衬层140和膜层150形成在多个沟槽125中，膜150中得到的波纹结构是负波纹结构225 (相对于图2的正波纹结构)，其面对衬底100。图7，其包括图7A-7D，图示了根据ー个实施例的处理的各个阶段的MEMS器件，其中MEMS器件的膜层形成在多个衬底突起上。參考图7A，沉积掩模层110，如在前面实施例中那样。然而，相对于图2实施例负图案化掩模层110。不像图2，掩模层110不从要形成波纹结构的区域移除。取而代之的，掩模层110从不要形成波纹结构的区域移除。然后局部氧化暴露的衬底100，如上文相对图2描述的，形成具有光滑边缘的氧化物/衬底轮廓(图7B)。由于相对硅，氧化物的体积膨胀，氧化物区域120的顶表面上升到其余衬底100上方。同样的原因，氧化物区域120的下表面在其余衬底100顶表面下面。然后如在图7C中所示，掩模层110和氧化物区域120移除，留下多个衬底突起710。參考图7D,形成第一牺牲衬层140和膜层150。随后的处理按照图2F-20的实施例所描述的。由于第一牺牲衬层140和膜层150形成在多个衬底突起上，膜150中得到的波纹结构是具有正曲率的波纹结构25 (背对衬底100)。图8，其包括图8A-8C，图示了处理的各个阶段中MEMS器件的本发明的一个实施例，其中MEMS器件的膜层包括正的和负的波纹结构。參考图8A，如參照2B所述的形成氧化物区域120。与图6的实施例相似，移除氧化物区域120。然而，不像图6的实施例，在这个实施例中仅移除氧化物区域120中的ー些(图8B)。例如，通过例如形成刻蚀掩模，MEMS器件的区域被覆盖，并且移除氧化物区域120中的ー些，留下多个沟槽125。參考图8C，如在前面实施例中描述的，第一牺牲衬层140和膜层150覆盖多个沟槽125和其余的氧化物区域120。随后的处理如上面參考图2 (例如，图2F-20)讨论的实施例。这样在这个实施例中，形成具有正的和负的波纹结构的膜层150。
图9，其包括图9A-9E，图示了根据发明的另ー实施例的制造的各个阶段中MEMS器件的截面视图。不像前面的实施例，这个实施例使用刻蚀エ艺形成具有光滑边缘的波纹结构。參考图9A，如在其他实施例中(例如图2A)那样，在衬底100上形成掩模层110。然而，在这个实施例中，不用氧化，形成多个沟槽125。更确切地，在这个实施例中，使用刻蚀技术。如在图9B中所示，在一个或多个实施例中，使用各向同性刻蚀，以形成多个沟槽125。在一个实施例中，多个沟槽125的深度由刻蚀时间调节。因此，这个エ艺会遭遇更多变化。因此在ー个实施例中，可以掺杂衬底100的表面以降低刻蚀速率，这有助于减小变化。相似地，如本领域技术人员已知的，选择刻蚀化学以减小变化并且改进对エ艺的控制。如图9C中所示，移除掩模层110。參考图9D，第一牺牲衬层140形成在衬底100和 多个沟槽125上。如前面实施例描述的，在第一牺牲衬层140上形成膜层150 (图9E)。随后的处理按照图2F-20的实施例中描述的。图10，其包括图10A-10G，图示了根据发明另ー实施例的制造的各个阶段中MEMS器件的截面视图。不像前面的图9的实施例，这个实施例使用额外的绝缘层形成波纹结构。參见图10A，如在其他实施例中那样(例如，图2A)形成掩模层110。然而，不像前面的实施例，在额外的绝缘层105上形成掩模层110。在衬底100上沉积额外的绝缘层105。在一个实施例中，额外的绝缘层105包括氧化物，然而，在一些实施例中，额外的绝缘层105可包括其他材料，如氮化物。然后如图IOB中所示，在一个或多个实施例中，使用各向同性的刻蚀以形成多个沟槽125。通过额外绝缘层105的厚度调节多个沟槽125的深度。因此，相对于图9的实施例，这个エ艺遭受更少的エ艺变化。如在图IOC中所示的，移除掩模层110。參考图10D，在衬底100和多个沟槽125上形成第一牺牲衬层140。如在前面实施例中描述的，在第一牺牲衬层140上形成膜层150 (图10E)。随后的处理按照图2F-20的实施例中描述的。例如，如图IOF中所示，从衬底100的背面形成腔50。在形成了腔50之后，如图IOG中所示，执行额外的刻蚀，以移除额外的绝缘层105和第一牺牲衬层140。如果额外的绝缘层105和第一牺牲衬层140包括相同材料,使用单一刻蚀移除这两个层。图11，其包括图IlA和11B，图示了根据本发明一个实施例具有圆形膜的MEMS器件，其中图IlA图示了顶视图，并且图IlB图示了截面视图。參考图IIA和11B，膜层150形成在衬底100上并且包括波纹结构25。不像前面的实施例，波纹结构25包括通过膜层150的平坦区域与第二波纹结构27分隔的第一波纹结构26。图12，其包括图12ム和128，图示了根据本发明一个实施例具有弹簧支撑膜的MEMS器件，其中图12A图示了顶视图，并且图12B图示了截面视图。參考图12A和12B，膜层150形成在衬底100上并且包括波纹结构25。然而，在这个实施例中，膜层150的中心部分由多个支撑结构30支撑。多个支撑结构30包括如在各个实施例中表述的波纹结构25。
图13包括根据发明可替换实施例具有弹簧支撑膜的MEMS器件的顶视图。与图12的实施例相似，多个支撑结构30将膜层150支撑到衬底100。在这个实施例中，多个支撑结构30包括第一支撑151、第二支撑152、第三支撑153以及第四支撑154。在一个实施例中，多个支撑结构30中的每个支撑与相邻支撑正交，如图13中所示。多个支撑结构30中的每个支撑包括如在各个实施例中描述的波纹结构25。尽管本发明和其优点已经详细描述了，可以理解的是，在不脱离如附加权利要求所限定的本发明精神和范围的情况下，在此可以做出各种改变、替代和变化。例如，对于本领域技术人员易于理解的是，在此描述的许多特征、功能、エ艺和材料可以变化但仍旧在本发明的范围内。此外，本发明应用的范围不意指限定于说明书中描述的エ艺、机器、制造、物质组成、方式、方法和步骤的特定实施例。本领域技术人员易于从本发明公开中意识到，根据本发明可以利用与此处描述的相应实施例执行基本上相同的功能或者实现基本上相同的结 果目前存在或者以后将要发展的エ艺、机器、制造、物质组成、方式、方法或步骤。因此，所附权利要求意指在他们范围内包括这些エ艺、机器、制造、物质组成、方式、方法或步骤。
权利要求
1.一种制造半导体器件的方法，该方法包括氧化衬底，以形成延伸到衬底的顶表面上方的局部氧化物区域；在局部氧化物区域和衬底的顶表面上形成膜层；移除膜层下面的部分衬底；以及移除膜层下面的局部氧化物区域。
2.根据权利要求I的方法，进ー步包括在膜层上形成多个凸块；以及在多个凸块上形成背板层。
3.根据权利要求2的方法，其中形成膜层包括沉积多晶硅层并且其中背板层包括硅。
4.根据权利要求2的方法，进ー步包括在形成多个凸块之前，在膜层上形成牺牲层，该牺牲层具有凸块孔；通过在牺牲层上沉积凸块衬层形成所述多个凸块；以及移除膜层和背板层之间的牺牲层。
5.根据权利要求4的方法，进ー步包括在牺牲层中图案化多个沟槽；以及在形成多个凸块之前，在所述多个沟槽中沉积牺牲衬层。
6.根据权利要求2的方法，进ー步包括形成到衬底的第一接触；形成到背板层的第二接触，以及形成到膜层的第三接触。
7.根据权利要求I的方法，其中氧化衬底包括沉积掩模层；以及图案化掩模层，其中掩模层包括堆叠，该堆叠包括Si02/SiN、SiO2/多晶硅/SiN或者SiO2/非晶硅/SiN。
8.根据权利要求I的方法，进ー步包括在形成膜层之前在局部氧化物区域上沉积衬层。
9.一种制造半导体器件的方法，该方法包括在衬底中形成多个特征；在包括所述多个特征的所述衬底上形成膜层；以及移除膜层下面的部分衬底。
10.根据权利要求9的方法，其中形成多个特征包括氧化衬底，以形成延伸到衬底的顶表面上方的局部氧化物区域；以及通过在氧化后移除局部氧化物区域而形成所述多个特征。
11.根据权利要求9的方法，其中形成膜层包括沉积多晶硅层。
12.根据权利要求9的方法，进ー步包括在膜层上形成多个凸块；以及在所述多个凸块上形成背板层。
13.根据权利要求12的方法，进ー步包括形成到衬底的第一接触；形成到背板层的第二接触，以及形成到膜层的第三接触。
14.根据权利要求12的方法，其中形成背板层包括沉积包含硅的层。
15.根据权利要求12的方法，进ー步包括在形成多个凸块之前，在膜层上形成牺牲层，该牺牲层具有凸块孔；通过在牺牲层上沉积凸块衬层而形成所述多个凸块；以及移除膜层和背板层之间的牺牲层。
16.根据权利要求9的方法，进ー步包括在形成所述多个特征前，沉积掩模层，其中掩模层包括堆叠，所述堆叠包括Si02/SiN、SiO2/多晶硅/SiN或者SiO2/非晶硅/SiN ；以及图案化掩模层以形成所述多个特征。
17.根据权利要求9的方法，进ー步包括在形成膜层之前在所述多个特征上沉积衬层。
18.根据权利要求9的方法，其中所述多个特征包括衬底中的沟槽。
19.根据权利要求9的方法，其中所述多个特征包括衬底的突起。
20.根据权利要求9的方法，其中所述多个特征包括通过各向同性刻蚀形成的多个沟槽。
21.—种半导体器件,包括设置在衬底上包括多个波纹结构的膜层，所述多个波纹结构中的每个波纹结构具有侧壁、顶表面和底表面，其中连接侧壁和底表面的边缘的曲率半径比膜层的厚度大，并且其中连接侧壁和顶表面的边缘的曲率半径比膜层的厚度大。
22.根据权利要求21的器件，其中连接侧壁和底表面的边缘的曲率半径大于约lOOnm，并且其中连接侧壁到顶表面的边缘的曲率半径大于约lOOnm，其中顶表面与通过侧壁分隔的底表面相対。
23.根据权利要求21的器件，进ー步包括设置在膜层上的多个凸块；以及设置在所述多个凸块上的背板层，其中膜层包括多晶硅。
24.根据权利要求21的器件，进ー步包括第一空隙，设置在所述多个凸块和膜层之间；以及第二空隙，设置在膜层下面，使得膜层的中心部分是可移动的。
25.根据权利要求24的器件，其中膜层的中心部分配置成朝向所述多个凸块向上移动至第一空隙中并且朝向村底向下移动至第二空隙中。
全文摘要
半导体器件及其制造方法。在一个实施例中，一种制造半导体器件的方法，包括氧化衬底，以形成局部氧化物区域，其延伸到衬底的顶表面上方。在局部氧化物区域和衬底顶表面上形成膜层。移除膜层下面的部分衬底。移除膜层下面的局部氧化物区域。
文档编号H04R31/00GK102826502SQ20121026395
公开日2012年12月19日 申请日期2012年6月15日 优先权日2011年6月16日
发明者S·巴岑, A·德赫, W·弗里萨, W·克莱因 申请人:英飞凌科技股份有限公司