半导体装置及其制造方法、固体摄像装置及其制造方法以及电子单元的制作方法

专利名称：半导体装置及其制造方法、固体摄像装置及其制造方法以及电子单元的制作方法
技术领域：
本发明涉及一种具有埋入沟道型金属氧化物半导体(MOS)晶体管的半导体装置及其制造方法，还涉及一种固体摄像装置及其制造方法。而且，本发明涉及一种使用所述固
体摄像装置的电子单元。
背景技术：
在相关技术中，形成于半导体装置或固体摄像装置中的常规MOS晶体管为表面沟道型MOS晶体管，在该表面沟道型MOS晶体管中，栅极下方的区域为导电型与源极/漏极区的导电型相反的杂质区。在表面沟道型MOS晶体管中，当对栅极施加电压时，在半导体基板的前表面上形成包含反转层的沟道，并且在源极区和漏极区之间流过电流。由于在半导体基板前表面上出现了未结合原子，故在半导体基板和绝缘膜之间的界面附近形成有很多载流子陷阱。因此，对于在半导体基板前表面上形成有沟道区的表面沟道型MOS晶体管，由于在半导体基板和绝缘膜之间的界面附近出现了载流子陷阱，故使迁移率和噪声特性劣化。相比之下，近年来提出了埋入沟道型MOS晶体管，其中，通过形成与形成于栅极下方的源极/漏极区具有相同导电型的杂质区，从而在距半导体基板前表面的一定距离处形成沟道区。日本未审查专利申请2006-120679号公报描述了这样一种技术，该技术通过将埋入沟道型MOS晶体管用作互补金属氧化物半导体(CMOS)固体摄像装置中的放大晶体管而降低放大晶体管中的噪声。然而，通过采用这种固体摄像装置，可知图像质量受到与放大晶体管所产生的频率成比例的Ι/f噪声的显著影响。以下等式⑴给出了噪声电压的均方根(参照CQ出版社有限公司出版的“CCD/CMOS imeiji sensa no kiso to oyo”(CCD/CM0S图像传感器基础与应用))。Vm…⑴其中，nTe为沟道的每单位面积的有效陷阱密度，栅极绝缘膜的厚度，ε Μ为栅极绝缘膜的介电常数，Weff为有效栅极宽度，Leff为有效栅极长度，q为电子的电荷量并且f为频率。由等式(I)可见，可通过增大栅极长度和栅极宽度而降低噪声。因此，为降低CMOS固体摄像装置的噪声，可增大放大晶体管的栅极长度和栅极宽度。不仅需降低噪声，CMOS固体摄像装置的另一重要问题为抑制暗电流。目前的CMOS固体摄像装置使用浅沟槽隔离(STI)技术，通过这种技术将各元件隔离，使得经光电二极管光电转换后的电荷不泄漏至构成像素的像素晶体管中。当CMOS固体摄像装置利用通过STI的元件隔离时，可降低像素尺寸并且可抑制暗电流。近来，CMOS固体摄像装置一直在使用更多的像素以获得更高质量的图像，并使像素更小型化以满足削减成本的需求。即便已使像素小型化，仍要求饱和电荷量(Qs)达一定量。为满足这种要求，难以减小光电二极管占用的区域。因此，不断要求其中形成有放大晶体管、复位晶体管、选择晶体管等的活性区小型化。这使得难以通过增大栅极宽度和栅极长度以降低噪声
发明内容

鉴于上述情况，本发明期望提供一种在不改变MOS晶体管尺寸的情况下降低噪声的半导体装置。还期望提供一种通过利用该MOS晶体管以降低噪声的固体摄像装置。本发明的半导体装置包括元件隔离部以及与元件隔离部邻接设置的埋入沟道型MOS晶体管。每个元件隔离部形成有从基板的前表面延伸至期望深度的沟槽以及埋入沟槽中的由绝缘材料制成的埋入膜。元件隔离部将形成于基板上的各像素隔离。形成于基板的前表面上的元件形成区中的埋入沟道型MOS晶体管包括源极区、漏极区、沟道区以及栅极。形成于元件形成区中的源极区和漏极区各为导电型与元件形成区的导电型相反的杂质区。沟道区包括各第一杂质扩散区和第二杂质扩散区。每个第一杂质扩散区形成于源极区与漏极区之间与一个元件隔离部相邻接的一侧的区域中。第一杂质扩散区为与源极区和漏极区具有相同导电型的杂质区。第二杂质扩散区形成于源极区与漏极区之间的整个区域中。第二杂质扩散区为与源极区和漏极区具有相同导电型的杂质区。栅极形成于基板上方的沟道区上，在栅极和沟道区之间设有栅极绝缘膜。本发明的固体摄像装置形成于元件形成区中。所述固体摄像装置包括光电转换元件，其根据入射光量生成信号电荷；和埋入沟道型MOS晶体管，其形成于被元件隔离部而与光电转换元件隔离的区域中。埋入沟道型MOS晶体管具有上述构造。通过采用本发明的半导体装置和固体摄像装置，形成了第一杂质扩散区，从而可抑制例如由沟道区中的每个元件隔离部侧的杂质的偏析、堆积或扩散所引起的杂质浓度的下降。第一杂质扩散区还能调整沟道区的电流密度，使得该电流密度在元件隔离部侧和中心部分固定。本发明的半导体装置的制造方法包括形成从基板前表面延伸至期望深度的沟槽的步骤。所述方法还包括这样的步骤，即，通过以倾角进行离子注入而注入指定杂质以形成变为埋入沟道型MOS晶体管的沟道区的部分的第一杂质扩散区，每个第一杂质扩散区形成于一个沟槽的面向沟道区的侧壁上。所述方法还包括在每个沟槽中形成由绝缘材料制成的埋入膜的步骤。所述方法还包括这样的步骤，即，在变成沟道区的整个区域上，通过离子注入而注入与第一杂质扩散区具有相同导电型的杂质以形成第二杂质扩散区。所述方法还包括在基板上方的沟道区上隔着栅极绝缘膜以形成栅极的步骤。所述方法还包括这样的步骤，即，通过离子注入，将与构成沟道区的第一杂质扩散区和第二杂质扩散区具有相同导电型的杂质注入至栅极下方的基板区中，以形成源极区和漏极区。在上述半导体装置的制造方法中，本发明的固体摄像装置的制造方法包括这样的步骤，即，在栅极形成前或形成后，通过离子注入而注入与第一杂质扩散区具有相同导电型的杂质以形成根据入射光量生成信号电荷的光电转换部。在本发明的半导体装置和固体摄像装置的制造方法中，因为第一杂质扩散区形成于沟道区的每个元件隔离部侧，其中，在沟道区中可能发生杂质的偏析、堆积、扩散等，通过以倾角进行离子注入，可将杂质填充至杂质浓度易于下降的区域中。因此，可防止有效栅极宽度减小。
本发明的电子单元包括光学透镜；上述固体摄像装置，由光学透镜聚集的光入射至所述固体摄像装置上；以及信号处理电路，其处理从固体摄像装置发出的输出信号。在本发明的具有埋入沟道型MOS晶体管的半导体装置和固体摄像装置中，可在不改变栅极尺寸的情况下实际上扩大了沟道区。因此，可降低噪声。


图I示意性地表示本发明的第一实施方式的CMOS固体摄像装置的总体构造。图2为本发明的第一实施方式的固体摄像装置的像素的等效电路。图3为本发明的第一实施方式的单位像素的平面图。图4A为沿图3中的线IVA-IVA截取的横截面的构造图。图4B为沿图3中的线IVB-IVB截取的横截面的构造图。图4C为沿图4A中的放大晶体管Tr3的线IVC-IVC截取的能带图。图5A为表示比较例的表面沟道型MOS晶体管Tra在一个方向上的横截面的构造图。图5B为表示表面沟道型MOS晶体管Tra在另一方向上的横截面的构造图。图5C为沿图5A的表面沟道型MOS晶体管Tra的线VC-VC截取的能带图。图6A为另一比较例的埋入沟道型MOS晶体管Trb的构造的平面图。图6B为表示沿图6A的线VIB-VIB截取的横截面的构造图。图6C表示埋入沟道型MOS晶体管Trb中的沟道区的η型载流子浓度分布图。图7Α 图7C表示本发明的第一实施方式的固体摄像装置的制造方法的步骤(部分I)。图8D 图8F表示本发明的第一实施方式的固体摄像装置的制造方法的步骤(部分2) ο图9G 图91表示本发明的第一实施方式的固体摄像装置的制造方法的步骤(部分3) ο图IOJ和图IOK表示本发明的第一实施方式的固体摄像装置的制造方法的步骤(部分4) ο图IlA表示本发明的第一实施方式的放大晶体管Tr3在平面方向上的电流密度分布。图IlB为在沿图IlA中的线XIB-XIB’截取的横截面上的沟道浓度的图。图IlC为在沿图1认中的线乂1^1(’截取的横截面上的电流密度分布的图。图12A表示以上比较例中的埋入沟道型MOS晶体管Trb在平面方向上的电流密度分布。图12B为在沿图12A的线XIIB-XIIB’截取的横截面上的沟道浓度的图。图12C为在沿图12A的线XIIC-XIIC’截取的横截面上的电流密度分布的图。图13示意性地表示本发明的第二实施方式的电子单元的构造。
具体实施例方式下面，参照附图，说明本发明的实施方式的固体摄像装置及其制造方法以及包含本发明的实施方式的固体摄像装置的电子单元的例子。以下列顺序说明各实施方式。然而，本发明不限于下述各例。I.第一实施方式固体摄像装置1-1总体构造1-2主要部件的构造
1-3制造方法2.第二实施方式电子单元I.第一实施方式固体摄像装置1-1总体构造图I示意性地表示本发明的第一实施方式的CMOS固体摄像装置的总体构造。本实施方式的固体摄像装置I包括由硅制成的基板11，在基板11上还包括由多个像素2形成的像素区3、垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7、控制电路8等。多个像素2分别包括光电转换元件和多个像素晶体管，所述多个像素2以二维阵列状规则地置于基板11上。像素2中包含的像素晶体管可以为四个MOS晶体管，即，传输晶体管、复位晶体管、选择晶体管以及放大晶体管。或者，所述像素晶体管可以为除选择晶体管以外的三个晶体管。在本实施方式中，使用包含选择晶体管的四个像素晶体管。像素区3包括以二维阵列状规则地布置的多个像素2。像素区3包括有效像素区以及黑基准像素区(未图示)，所述有效像素区实际上接收光、对接收光进行光电转换、放大所生成的信号电荷并且将放大后的信号电荷读出给列信号处理电路5，所述黑基准像素区输出作为黑电平基准的光学黑。黑基准像素区通常沿有效像素区的外周形成。控制电路8根据垂直同步信号、水平同步信号和主时钟以生成时钟信号、控制信号以及其它信号，垂直驱动电路4、列信号处理电路5、水平驱动电路6等基于所述时钟信号、控制信号等而工作。将控制电路8中生成的时钟信号、控制信号等输入给垂直驱动电路4、列信号处理电路5、水平驱动电路6等。例如由移位寄存器形成的垂直驱动电路4沿垂直方向依次逐行选择性地扫描像素区3中的各像素2。各像素2中的光电二极管根据接收的光量以生成信号电荷，将基于所述信号电荷的像素信号经由垂直信号线9提供给列信号处理电路5。例如，为每列像素2设有一个列信号处理电路5。列信号处理电路5根据来自黑基准像素区(虽然未图示，但黑基准像素区沿有效像素区的外周形成)的信号而为每个像素列对从一行像素2输出的信号进行诸如噪声消除和信号放大等信号处理。在列信号处理电路5的输出级，在列信号处理电路5和水平信号线10之间设有水平选择开关(未图示)。例如由移位寄存器形成的水平驱动电路6依次输出水平扫描脉冲并依次选择列信号处理电路5，从而使各列信号处理电路5将像素信号输出给水平信号线10。输出电路7从各列信号处理电路5经由水平信号线10以接收像素信号、对所接收的信号进行处理并且进行输出。
1-2主要部件的构造图2为本实施方式的固体摄像装置I中的像素的等效电路。本实施方式的固体摄像装置I中的各像素2包括作为光电转换元件的光电二极管H)、传输晶体管Trl、复位晶体管Tr2、放大晶体管Tr3以及选择晶体管Tr4。在本实施方式中，这些像素晶体管Trf Tr4为η沟道MOS晶体管。后述的放大晶体管Tr3为埋入沟道型MOS晶体管。传输晶体管Trl的源极连接至光电二极管H)的阴极，并且传输晶体管Trl的漏极连接至浮动扩散部FD。在传输晶体管Trl的源极和漏极之间设有的 栅极20连接至传输线，经由该传输线以提供传输脉冲<pTRG4言号电荷(本例中为电子)被光电二极管F1D进行光电转换并累积于该光电二极管H)中，随后，当将传输脉冲<pTRG提供给传输晶体管Trl的栅极20时,将所累积的信号电荷传输给浮动扩散部FD。复位晶体管Tr2的漏极连接至电源电压VDD，且复位晶体管Tr2的源极连接至浮动扩散部FD。在复位晶体管Tr2的源极和漏极之间设有的栅极21连接至复位线，经由该复位线以提供复位脉冲tpRST。在将信号电荷从光电二极管PD传输给浮动扩散部FD之前，对复位晶体管Tr2的栅极21施加复位脉冲cpRST。于是，浮动扩散部FD的电位被电源电压VDD复位至VDD电平。放大晶体管Tr3的漏极连接至电源电压VDD，且放大晶体管Tr3的源极连接至选择晶体管Tr4的漏极。在放大晶体管Tr3的源极和漏极之间设有的栅极23连接至浮动扩散部FD。放大晶体管Tr3形成以电源电压VDD作为负载的源极跟随电路；源极跟随电路根据浮动扩散部FD的电位变化输出像素信号。选择晶体管Tr4的漏极连接至放大晶体管Tr3的源极，且选择晶体管Tr4的源极连接至相关的垂直信号线9。在选择晶体管Tr4的源极和漏极之间设有的栅极23连接至选择线，该选择线提供选择脉冲CpSEl^当为每个像素将选择脉冲(PSEL提供给栅极23时，将经放大晶体管Tr3放大的像素信号输出给垂直信号线9。对于上述构造的固体摄像装置1，当将传输脉冲fTRG提供给栅极20时，传输晶体管Trl将光电二极管H)中累积的信号电荷读出给浮动扩散部FD。当读出信号电荷时，浮动扩散部FD的电位发生变化，所述电位变化被传输给栅极22。放大晶体管Tr3对供给栅极22的电位进行放大，并且选择晶体管Tr4将放大后的电位作为像素信号选择性地输出给垂
直信号线9。当将复位脉冲<pRST提供给栅极21时，复位晶体管Tr2将由浮动扩散部FD读出的信号电荷复位，以使浮动扩散部FD的电位与电源电压VDD附近的电位相同。随后，将输出给垂直信号线9的像素信号经由图I所示的相关的列信号处理电路5、水平信号线10和输出电路7而输出。图3为本实施方式的单位像素的平面图。在图3中，未图示传输晶体管Trl。如图3所示，各像素2在单位像素区的中央具有光电二极管PD，并且在与其中形成有光电二极管PD的区域的一侧的同一侧以水平方向连续设有复位晶体管Tr2、放大晶体管Tr3以及选择晶体管Tr4。在半导体基板12上形成有活性区，该活性区包括各像素晶体管Tr2 Tr4的源极/漏极区25以及栅极2广23下方的区域，并且具有后述的浅沟槽隔离(STI)构造的元件隔离部24将所述活性区电隔离。
在本实施方式的固体摄像装置I中，认为像素晶体管Trl Tr4各为埋入沟道型MOS
晶体管。接下来， 说明作为本实施方式的像素2的部分的放大晶体管Tr3的构造。图4A为表示沿图3中的线IVA-IVA截取的横截面的构造图。图4B为表示沿图3中的线IVB-IVB截取的横截面的构造图。如图4A和图4B所示，在本实施方式中，例如，在第一导电型(例如η型)的半导体基板12的前表面上形成有阱区13，该阱区13成为具有第二导电型(例如P型)的元件形成区。在阱区13中形成有包含放大晶体管Tr3的像素晶体管(未图示)以及光电二极管H)。放大晶体管Tr3具有形成于半导体基板12的前表面侧的源极区25a和漏极区25b以及形成于源极区25a和漏极区25b之间的半导体基板12上方的栅极22。源极区25a和漏极区25b形成于半导体基板12的前表面上所形成的阱区13中；源极区25a和漏极区25b为η型杂质区。在半导体基板12上方隔着栅极绝缘膜26形成有例如由多晶硅制成的栅极22，栅极绝缘膜26例如为氧化硅膜。在栅极22下方的半导体基板12的前表面上形成有沟道区14，沟道区14为η型杂质区。构成沟道区14的η型杂质区(η_)的杂质浓度低于构成源极区25a和漏极区25b的η型杂质区(η+)的杂质浓度。如图4Β所示，元件隔离部24将包含沟道区14的活性区电隔离，每个元件隔离部24均包括形成于半导体基板12上的沟槽27以及埋入沟槽27中的埋入膜28，沟槽27和埋入膜28构成所谓的STI构造。各沟槽27形成为从半导体基板12的前表面延伸至期望深度。埋入膜28由绝缘材料制成，所述绝缘材料例如由氧化硅膜构成。下面，如图4Β所示，放大晶体管Tr3的栅极宽度W为从一个元件隔离部24至其它元件隔离部24的距离。如图4A所示，栅极长度L为从栅极22下方的源极区25a的内侧端至漏极区25b的内侧端的距离。在本实施方式中，栅极22下方的沟道区14包括第一杂质扩散区14a，它们各形成于与一个元件隔离部24邻接的区域中；以及第二杂质扩散区14b，其形成于栅极22正下方。如后所述，通过以倾角进行离子注入以形成第一杂质扩散区14a。本实施方式的放大晶体管Tr3为所谓的埋入沟道型MOS晶体管；该放大晶体管Tr3的沟道区14包括与源极区25a和漏极区25b具有相同导电型(与半导体基板12上的阱区13的导电型相反)的η型杂质区。图4C为沿图4Α中的放大晶体管Tr3的线IVC-IVC截取的能带图。作为比较例，图5A和图5B给出了表示一般的表面沟道型MOS晶体管Tra的横截面的构造图。图5C为沿图5A中的表面沟道型MOS晶体管Tra的线VC-VC截取的能带图。除了图5A、5B所示的沟道区30的构造与图4A、4B中的沟道区14的构造不同之外，图5A、5B所示的MOS晶体管Tra的构造与图4A、4B所示的放大晶体管Tr3的构造相同，因此，以相同的附图标记表示相同的元件，并且省略了重复说明。在图5A、5B所示的MOS晶体管Tra中，栅极22下方的沟道区30为与阱区13的导电型相同的P型杂质扩散区。对于图5A、5B所示的一般的表面沟道型MOS晶体管Tra，当对栅极22施加期望电压时，如图5C所示，栅极绝缘膜26和半导体基板12之间的界面附近的电位发生变化，从而导致电流流过。即，表面沟道型MOS晶体管Tra的沟道区30的电荷集中在栅极绝缘膜26与半导体基板12之间的界面上。然而，因为在栅极绝缘膜26与半导体基板12之间的界面附近形成了很多载流子陷阱，故当电荷在图5C所示的半导体基板12的前表面上流动时，使迁移率和噪声特性劣化。然而，在本实施方式的放大晶体管Tr3中，栅极22下方的沟道区14为η型杂质区，沟道区14的导电型与形成于半导体基板12上的P型阱区13的导电型相反。因此，如图4C所示，当对栅极22施加期望电压时，在与半导体基板12的前表面略微隔开的位置处的电位最小。因此，电荷在与栅极绝缘膜26和半导体基板12之间的界面略微隔开的位置处流动，于是使形成于栅极绝缘膜26和半导体基板12之间的界面附近的载流子陷阱的影响降低，从而提高了迁移率且减小了噪声。 对于本实施方式的放大晶体管Tr3，在栅极22下方的沟道区14中，由于第一杂质扩散区14a而使得栅极宽度W实际上增大，第一杂质扩散区14a各自形成于与一个元件隔离部24邻接的区域中。以下详述这种优点。图6A表示相关技术中的作为另一比较例的埋入沟道型MOS晶体管Trb的构造的平面图。图6B为表示沿图6A中的线VIB-VIB截取的横截面的构造图。图6C表示MOS晶体管Trb的沟道区31中的η型载流子浓度分布图。除了构成沟道区31的杂质扩散区的构造以外，图6Α所示的MOS晶体管Trb的构造与本实施方式的放大晶体管Tr3相同，因此，图6A、6B所示的与图4A、4B中的元件相同的元件被以相同的附图标记表示，并且省略了重复说明。如图6B所示，在比较例的MOS晶体管Trb中，通过形成元件隔离部24、随后以与半导体基板12垂直的方向注入离子，从而形成用于构成沟道区31的杂质扩散区。在形成沟道区31的阶段中，在栅极22下方形成浓度均匀的η型杂质扩散区。注入栅极22下方的杂质具有如下特性，S卩，杂质在半导体基板12与各元件隔离部24之间的界面上堆积或偏析，并且例如在制造步骤的热处理期间的影响下，如图6Β中的箭头“a”所示，杂质向元件隔离部24扩散。因此，即使在栅极22下方已经形成杂质扩散区，从而在形成沟道区31的阶段中了浓度均匀，如图6C所示，仍降低了沟道区31中的接近元件隔离部24的杂质浓度。因此，在沟道区31与各元件隔离部24之间的界面附近形成了非活性区，从而防止电荷流过非活性区。于是，相关技术中的埋入沟道型MOS晶体管Trb的实际活性区变窄，并且有效宽度Wrff小于与栅极22的宽度相等的栅极宽度W。如上所述，由于杂质向元件隔离部24扩散而形成非活性区，故相关技术中的埋入沟道型MOS晶体管Trb的有效宽度Wrff小于假定的栅极宽度W。从等式⑴还可见，这种栅极宽度的减小导致迁移率和噪声特性劣化。所估计的栅极宽度W越小，有效宽度Wrff的变化对整个估计出的栅极宽度W的相对影响越大，从而使噪声的影响更大。因此，随着像素的尺寸下降，更加影响非活性区。然而，在本实施方式的放大晶体管Tr3中，在栅极22下方的沟道区14中，在与元件隔离部24邻接的表面上通过以倾角进行离子注入以形成第一杂质扩散区14a。结果，在每个第一杂质扩散区14a中填充了载流子浓度中所涉及的杂质；否则，在制造步骤中，因为沟道区14中包含的杂质在元件隔离部24附近堆积或偏析或者向元件隔离部24扩散，故载流子浓度会下降。于是，在本实施方式的作为埋入沟道型MOS晶体管的放大晶体管Tr3中，有效宽度Wrff可保持在与栅极22的宽度相等的理想栅极宽度W。1-3制造方法接下来，说明本实施方式的固体摄像装置I的制造方法。图7A 图IOK表示其中形成有放大晶体管Tr3的区域的制造步骤。首先，如图7A所示，例如，制备η型半导体基板12，接着，在半导体基板12上形成厚度为2 20nm的氧化硅膜32。随后，在氧化硅膜32上形成厚度为5(Tl00nm的氮化硅膜33,并且在氮化娃膜33上形成厚度为50 200nm的低温氮化娃膜,该低温氮化娃膜为正娃酸四乙酯(TEOS)膜34。 接下来，在TEOS膜34的整个上表面上形成抗蚀剂层，并通过用光刻技术使抗蚀剂层曝光和显影，从而将抗蚀剂掩模35形成如图7B所示的图形，而抗蚀剂掩模35具有开口，在下方待形成元件隔离部24的区域经由该开口而露出。接下来，如图7C所示，通过将抗蚀剂掩模35用作掩模而对TEOS膜34和氮化硅膜33进行蚀刻。随后，通过将已经形成开口的氮化硅膜33和TEOS膜34用作掩模而对氧化硅膜32和半导体基板12进行蚀刻。随后，通过从半导体基板12的前表面进行去除蚀刻以直至期望的深度(例如5(T300nm)，从而形成沟槽27。接下来，如图8D所示，例如通过热氧化使得形成于半导体基板12中的沟槽27的底部和侧壁氧化，从而形成厚度为2 20nm的氧化膜36。接下来，如图SE所示，形成抗蚀剂掩模37，使得沟槽27的将要形成放大晶体管Tr3的沟道区14的一侧的侧壁露出。随后，如图8F所示，在供给能量为5 几十千电子伏特(keV)且剂量为I X IO11I X IO13 (cm-2)的条件下，经由抗蚀剂掩模37、通过以倾角进行离子注入而注入例如磷(P)和/或砷(As)的η型杂质。于是，在沟槽27的开口侧壁上形成第一杂质扩散区14a。可通过一次离子注入或多次离子注入以形成第一杂质扩散区14a。第一杂质扩散区14a可形成为与在后述步骤中形成的第二杂质扩散区14b具有相同的深度；例如，第一杂质扩散区14a可形成为距半导体基板12的前表面为5 100nm的深度。在此阶段中，形成设有沟槽27和埋入膜28的元件隔离部24。接下来，如图9G所示，通过化学气相沉积(CVD)法形成由氧化硅膜制成的埋入膜28，从而填充沟槽27。在图9G及后续图中，省略了图8D中形成的氧化膜36。如图9H所示，随后，通过化学机械研磨(CMP)法研磨TEOS膜34的上表面以露出氮化硅膜33，并且继续研磨，直到埋入膜28的高度变为期望值为止。接下来，如图91所示，除去氮化硅膜33，随后，在有待形成像素的区域中，通过对半导体基板12的前表面进行诸如硼(B)等P型杂质的离子注入，从而形成P型阱区13。阱区13在深度方向上位于比其中有待形成光电二极管H)和像素晶体管Trf Tr4的区域更深的位置处。接下来，如图IOJ所示，形成抗蚀剂掩模38，抗蚀剂掩模38具有使放大晶体管Tr3的沟道区14露出的开口。在此情况下，抗蚀剂掩模38的开口可形成为使得该开口的与元件隔离部24同一侧的端部位于元件隔离部24上。在供给能量为几十千电子伏特(keV)且剂量为I X IO11I X IO13 (cm_2)的条件下，经由抗蚀剂掩模38、通过离子注入而注入诸如磷(P)和/或砷(As)的η型杂质。于是，在距半导体基板12的前表面为5 IOOnm的深度处形成第二杂质扩散区14b。这里，在与元件隔离部24同一侧，通过将元件隔离部24用作掩模而进行自对准，从而形成沟道区14中的第二杂质扩散区14b。沟道区14形成有第一杂质扩散区14a和第二杂质扩散区14b，沟道区14的导电型与P型阱区13的导电型相反。在本实施方式中，在与沟道区14中的每个元件隔离部24的同一侧，在形成第一杂质扩散区14a后，形成第二杂质扩散区14b，从而第一杂质扩散区14a的杂质浓度可高于沟 道区14的中心部分的杂质浓度。因此，第一杂质扩散区14a可形成于邻近一个元件隔离部的一侧，从而即使杂质在元件隔离部24附近堆积或偏析或者扩散的情况下，第一杂质扩散区14a的杂质浓度仍等于或高于沟道区14的中心的杂质浓度。第一杂质扩散区14a中包含的η型杂质可与第二杂质扩散区14b中包含的η型杂质相同，或者这两种杂质可以为不同类型。接下来，除去用于形成第二杂质扩散区14b的抗蚀剂掩模38，随后，如图IOK所示，形成具有开口的抗蚀剂掩模39，在下方待形成光电二极管ro的区域经由该开口而露出。将η型杂质经由抗蚀剂掩模39、通过离子注入而注入至期望深度，从而形成η型半导体区，该η型半导体区变为光电二极管H)的电荷累积层15。随后，通过离子注入，将P型杂质以高浓度经由抗蚀剂掩模39而注入至半导体基板12的最上表面，从而形成作为暗电流抑制区16的P型半导体区。于是，形成了光电二极管H)。接下来，除去氧化硅膜32，并在半导体基板12的前表面上方形成作为栅极绝缘膜26的新的氧化硅膜。在沟道区14上方，使由多晶硅制成的栅极22形成图形，并且形成包含像素晶体管Trf Tr4的源极/漏极区25。于是，形成图4A和图4B所示的本实施方式的固体摄像装置I。对于本实施方式的固体摄像装置I，在形成沟槽27后，在沟槽27的侧壁上，通过以倾角进行离子注入以形成第一杂质扩散区14a。在这种第一杂质扩散区14a的形成中，在考虑到由于η型杂质在具有STI构造的元件隔离部24附近偏析、堆积或扩散所引起的η型杂质浓度的下降量的基础上注入η型杂质。于是，在相关技术中的埋入沟道型MOS晶体管的元件隔离部24附近已成为非活性的区域在本实施方式中变为活性区，从而增大了实际沟道宽度W。如上所述，通过采用本实施方式的放大晶体管Tr3，可在不改变栅极22形状的情况下相比于相关技术中的埋入沟道型MOS晶体管而增大沟道宽度W。图IlA表示本实施方式的作为埋入沟道型MOS晶体管的放大晶体管Tr3在平面方向上的电流密度分布。图IlB为在沿图IlA的线XIB-XIB’截取的横截面上的沟道浓度的图。图IlC为在沿图IlA的线XIC-XIC’截取的横截面上的电流密度分布的图。图12A表示比较例的埋入沟道型MOS晶体管Trb(图6A)在平面方向上的电流密度分布。图12B为在沿图12A的线XIIB-XIIB’截取的横截面上的沟道浓度的图。图12C为在沿图12A的线XIIC-XIIC’截取的横截面上的电流密度分布的图。如图12B所示，对于比较例的埋入沟道型MOS晶体管，由于杂质在每个元件隔离部24附近偏析或堆积，故降低了杂质浓度，从而使沟道区31在与每个元件隔离部24同一侧失去活性。于是，如图12A和图12C所示，电流密度以反转V形分布，其中，越靠近电流中心，电流密度越大。在此情况下，很多电子感受到从由半导体基板12前表面上的未结合原子所生成的陷阱的电势，从而噪声增大。然而，在本实施方式中，通过采用作为埋入沟道型MOS晶体管的放大晶体管Tr3，如图IlB所示，在沟道区14的与每个元件隔离部24的同一侧，杂质浓度增加了用于形成第一杂质扩散区14a所需的量。这使得电流密度在沟道宽度方向上基本上固定。于是，沟道区14中的电荷均匀地流动，并且较少电子感受到从半导体基板12前表面上出现的陷阱的电势，从而噪声下降。在本实施方式中，虽然沟道区14的元件隔离部24附近的杂质浓度高于沟道区14的中心的杂质浓度，或者元件隔离部24附近的杂质浓度与中心的杂质浓度基本相同，但不限于上述情况。从上述等式(I)可见，可通过增加沟道宽度W以降低噪声。然而，当电流在沟道区14中均匀地流动时，载流子的陷阱灵敏度下降，从而改善了噪声特性。因此，更重要的问题是使电流在沟道区14中均匀地流动。仅使沟道区14的杂质浓度均匀是不够的。重要的是，当制造出埋入沟道型MOS晶体管时，调整注入沟道区14的接近每个元件隔离部24 的杂质量，以使得电流密度均匀地分布在沟道区14中。如上所述，在本实施方式中，将埋入沟道型MOS晶体管用作构成像素2的部分的放大晶体管Tr3，并且第一杂质扩散区14a和第二杂质扩散区14b构成沟道区14。由于可将杂质填充至其中杂质浓度可能下降的区域中，因此，可在不改变栅极22尺寸的情况下实际上扩大了沟道区14，从而可降低噪声。虽然以将η沟道MOS晶体管用作放大晶体管Tr3为例说明了本实施方式，但也可替代地使用P沟道MOS晶体管。如果使用P沟道MOS晶体管，则将第一导电型变为P型且将第二导电型变为η型即可。虽然以在η型半导体基板上形成作为P型元件形成区的P型阱区、且在P型阱区上形成诸如MOS晶体管的元件为例描述了本实施方式，但不限于这种情况。例如，作为替代方式，可在P型半导体基板上形成有η型MOS晶体管，并且可做出其它各种变化。在本实施方式中，虽然将埋入沟道型MOS晶体管用作放大晶体管Tr3，该埋入沟道型MOS晶体管还可用作诸如复位晶体管Tr2和选择晶体管Tr4的其它像素晶体管。在本实施方式中，虽然由包含选择晶体管Tr4的四个像素晶体管形成像素，但还可通过除选择晶体管Tr4以外的其余三个像素晶体管形成像素。当由包含选择晶体管Tr4的四个像素晶体管形成像素时，选择晶体管Tr4用作开关，因此，放大晶体管Tr3可以为常闭(抑制)型场效应晶体管(FET)或常开型晶体管。在本实施方式中，虽然传输晶体管Trl、复位晶体管Tr2和选择晶体管Tr4也为埋入沟道型MOS晶体管，但如图5所示，仅放大晶体管Tr3可以为埋入沟道型MOS晶体管，而其它像素晶体管可以为表面沟道型像素晶体管。本发明不仅可适用于对可见光的入射量的分布进行感测并摄像的固体摄像装置，还可适用于对红外线、X射线或粒子的入射量的分布进行摄像的固体摄像装置。从广义上讲，本发明还可适用于诸如指纹检测传感器的固体摄像装置，所述固体摄像装置用作一般的物理量分布检测装置并对压力、电容或其它物理量的分布进行感测并摄像。而且，本发明不限于这样的固体摄像装置，所述固体摄像装置依次逐行扫描像素部中的各单位像素并从每个单位像素中读出像素信号。本发明还可适用于X-Y寻址型固体摄像装置，该X-Y寻址型固体摄像装置以每个像素为单位而每次选择任一像素并从选定的像素中读出信号。固体摄像装置可形成为单片，或者形成为通过将像素部、信号处理部或光学系统合并成模块所实现的具有摄像功能的模块。本发明不仅可适用于固体摄像装置，还可适用于具有埋入沟道型MOS晶体管的半导体装置以及其它摄像装置。所述摄像装置包括诸如数码相机和数码摄像机等相机系统以及具有摄像功能的诸如移动电话等电子单元。待安装于电子单元中的上述模块、即相机模块可视为摄像装置。2.第二实施方式电子单元 下面，说明本发明的第二实施方式的电子单元。图13示意性地说明本发明的第二实施方式的电子单元200的构造。本实施方式的电子单元200包括固体摄像装置I、光学透镜210、快门211、驱动电路212以及信号处理电路213。本实施方式的电子单元200具有相机；在本实施方式中，将上述第一实施方式所述的固体摄像装置I用作固体摄像装置I。光学透镜210将从对象接收的图像光(入射光)聚焦在固体摄像装置I的摄像面上。于是，在固体摄像装置I中，在固定时段内累积信号电荷。快门211控制用于将光导入固体摄像装置I的时段以及遮光时段。驱动电路212提供驱动信号，控制由固体摄像装置I进行的传输操作以及由快门211进行的快门操作。固体摄像装置I响应于从驱动电路212供给的驱动信号(时序信号)而传输信号。信号处理电路213进行各种信号处理。将经信号处理后的视频信号存储在诸如存储器的存储介质中或者输出给监视器。通过采用本实施方式的电子单元200，因为降低了固体摄像装置I的像素区中的噪声，故提高了图像质量。可使用固体摄像装置I的电子单元200不限于相机，而可以为适用于诸如移动电话等移动单元的摄像装置，例如，相机模块。本发明还可具有下述构造。(I) 一种固体摄像装置，其包括元件形成区，其形成于基板的前表面上；元件隔离部，其将形成于所述基板上的各像素隔离，每个元件隔离部形成有从所述基板的前表面延伸至期望深度的沟槽以及埋入所述沟槽中的由绝缘材料制成的埋入膜；光电转换元件，其形成于所述元件形成区中，所述光电转换元件根据入射光量生成信号电荷；以及埋入沟道型MOS晶体管，其形成于被所述元件隔离部而与所述光电转换元件隔离的区域中；所述埋入沟道型MOS晶体管包括源极区和漏极区，它们形成于所述元件形成区的期望区域中，所述源极区和漏极区各为导电型与所述元件形成区的导电型相反的杂质区；所述埋入沟道型MOS晶体管还包括沟道区，其具有第一杂质扩散区和第二杂质扩散区，每个第一杂质扩散区为导电型与所述元件形成区的导电型相反的杂质区，并且形成于所述源极区与所述漏极区之间与一个元件隔离部相邻接的一侧的区域中，所述第二杂质扩散区为与所述第一杂质扩散区具有相同导电型的杂质区，并且形成于所述源极区与所述漏极区之间的整个区域中；所述埋入沟道型MOS晶体管还包括栅极，其形成于所述基板上方的所述沟道区上，在所述栅极和所述沟道区之间设有栅极绝缘膜。(2)在上述(I)中所述的固体摄像装置中，所述埋入沟道型MOS晶体管构成放大晶体管。(3)在上述⑴或⑵中所述的固体摄像装置中，所述各第一杂质扩散区和第二杂质扩散区形成于所述基板中的基本同一深度处。(4) 一种固体摄像装置的制造方法，该方法包括形成从基板的前表面延伸至期望深度的沟槽；通过以倾角进行离子注入而注入指定杂质以形成变为埋入沟道型MOS晶体管的沟道区的部分的各第一杂质扩散区，每个第一杂质扩散区形成于一个沟槽的面向所述沟道区的侧壁上；在每个沟槽中形成由绝缘材料制成的埋入膜；在变成所述沟道区的整个区域上，通过离子注入而注入与所述第一杂质扩散区具有相同导电型的杂质以形成第二杂质扩散区；在所述基板上方的所述沟道区上隔着栅极绝缘膜以形成栅极；通过离子注入，通过将与构成所述沟道区的所述第一杂质扩散区和第二杂质扩散区具有相同导电型的杂质注入至所述栅极下方的基板区中，以形成源极区和漏极区；并且在所述栅极形成前或形成后，通过离子注入而注入与所述第一杂质扩散区具有相同导电型的杂质以形成根据入射光量生成信号电荷的光电转换部。(5)在上述(4)中所述的固体摄像装置的制造方法中，所述埋入沟道型MOS晶体管构成放大晶体管。(6)在上述(4)或(5)中所述的固体摄像装置的制造方法中，所述第一杂质扩散区和第二杂质扩散区形成于基本同一深度处。(7) 一种半导体装置，其包括元件隔离部，它们将形成于基板上的各像素隔离，每个元件隔离部形成有从所述基板前表面延伸至期望深度的沟槽以及埋入所述沟槽中的由绝缘材料制成的埋入膜；元件形成区，其形成于所述基板的前表面上；以及埋入沟道型MOS晶体管，其包括源极区和漏极区，它们形成于所述元件形成区的期望区域中，所述源极区和漏极区各为导电型与所述元件形成区的导电型相反的杂质区；沟道区，其具有第一杂质扩散区和第二杂质扩散区，每个第一杂质扩散区为导电型与所述元件形成区的导电型相反的杂质区，并且形成于所述源极区与所述漏极区之间的与一个元件隔离部相邻接的一侧的区域中，所述第二杂质扩散区为与所述第一杂质扩散区具有导电型的杂质区，并且形成于所述源极区与所述漏极区之间的整个区域中；栅极，其形成于所述基板上方的所述沟道区上，在所述栅极和所述沟道区之间设有栅极绝缘膜。(8)在上述(7)中所述的半导体装置中，所述各第一杂质扩散区和第二杂质扩散区形成于所述基板中的基本同一深度处。
(9) 一种半导体装置的制造方法，该方法包括形成从基板的前表面延伸至期望深度的沟槽；通过以倾角进行离子注入而注入指定杂质以形成变为埋入沟道型MOS晶体管的沟道区的部分的第一杂质扩散区，每个第一杂质扩散区形成于一个沟槽的面向所述沟道区的侧壁上；在每个沟槽中形成由绝缘材料制成的埋入膜；在变成所述沟道区的整个区域上，通过离子注入而注入与所述第一杂质扩散区具有相同导电型的杂质以形成第二杂质扩散区；在所述基板上方的所述沟道区上隔着栅极绝缘膜以形成栅极；并且·通过离子注入，将与构成所述沟道区的所述第一杂质扩散区和第二杂质扩散区具有相同导电型的杂质注入至所述栅极下方的基板区中，以形成源极区和漏极区。(10)在上述(9)中所述的半导体装置的制造方法中，所述第一杂质扩散区和第二杂质扩散区形成于基本同一深度处。(11) 一种电子单元，其包括光学透镜；如上述(I)至(3)之一所述的固体摄像装置，由所述光学透镜聚集的光入射至所述固体摄像装置上；以及信号处理电路，其处理从所述固体摄像装置发出的输出信号。(12)在上述(11)中所述的电子单元中，所述埋入沟道型MOS晶体管构成放大晶体管。(13)在上述(11)或(12)中所述的电子单元中，所述各第一杂质扩散区和第二杂质扩散区形成于基本同一深度处。本领域的技术人员应当明白，在不脱离所附权利要求及其等同物的范围内，取决于设计需要和其它因素可出现各种变化、组合、子组合和替代。
权利要求
1.一种固体摄像装置，其包括 基板； 元件形成区，其形成于所述基板的前表面上； 元件隔离部，其将形成于所述基板上的各像素隔离，每个元件隔离部形成有从所述基板的前表面延伸至期望深度的沟槽以及埋入所述沟槽中的由绝缘材料制成的埋入膜；光电转换元件，其形成于所述元件形成区中，所述光电转换元件根据入射光量生成信号电荷；以及 埋入沟道型MOS晶体管，其形成于由所述元件隔离部而与所述光电转换元件隔离的区域中，所述埋入沟道型MOS晶体管包括 源极区和漏极区，它们形成于所述元件形成区的期望区域中，所述源极区和漏极区各为导电型与所述元件形成区的导电型相反的杂质区； 沟道区，其具有第一杂质扩散区和第二杂质扩散区，每个第一杂质扩散区为导电型与所述元件形成区的导电型相反的杂质区，并且形成于在所述源极区与所述漏极区之间与一个元件隔离部相邻接的一侧的区域中，所述第二杂质扩散区为与所述第一杂质扩散区具有相同导电型的杂质区，并且形成于所述源极区与所述漏极区之间的整个区域中；以及 栅极，其在所述基板上方形成于所述沟道区上，在所述栅极和所述沟道区之间设有栅极绝缘膜。
2.如权利要求I所述的固体摄像装置，其中，所述埋入沟道型MOS晶体管构成放大晶体管。
3.如权利要求I或2所述的固体摄像装置，其中，所述各第一杂质扩散区和所述第二杂质扩散区形成于所述基板中的基本同一深度处。
4.一种固体摄像装置的制造方法，该方法包括 形成从基板前表面延伸至期望深度的沟槽； 通过以倾角进行离子注入而注入指定杂质以形成变为埋入沟道型MOS晶体管的沟道区的部分的第一杂质扩散区，每个第一杂质扩散区形成于一个沟槽的面向所述沟道区的侧壁上； 在每个沟槽中形成由绝缘材料制成的埋入膜； 在变成所述沟道区的整个区域上，通过离子注入而注入与所述第一杂质扩散区具有相同导电型的杂质以形成第二杂质扩散区； 在所述基板上方的所述沟道区上隔着栅极绝缘膜以形成栅极； 通过离子注入，将与构成所述沟道区的所述各第一杂质扩散区和第二杂质扩散区具有相同导电型的杂质注入至所述栅极下方的基板区中，以形成源极区和漏极区；并且 在所述栅极形成前或形成后，通过离子注入而注入与所述第一杂质扩散区具有相同导电型的杂质，以形成根据入射光量而生成信号电荷的光电转换部。
5.如权利要求4所述的固体摄像装置的制造方法，其中，所述埋入沟道型MOS晶体管构成放大晶体管。
6.如权利要求4或5所述的固体摄像装置的制造方法，其中，所述第一杂质扩散区和所述第二杂质扩散区形成于所述基板中的基本同一深度处。
7.一种半导体装置，其包括基板； 元件隔离部，它们将形成于所述基板上的各像素隔离，每个元件隔离部形成有从所述基板的前表面延伸至期望深度的沟槽以及埋入所述沟槽中的由绝缘材料制成的埋入膜；元件形成区，其形成于所述基板的前表面上；以及埋入沟道型MOS 晶体管，其包括 源极区和漏极区，它们形成于所述元件形成区的期望区域中，所述源极区和漏极区各为导电型与所述元件形成区的导电型相反的杂质区； 沟道区，其具有第一杂质扩散区和第二杂质扩散区，每个第一杂质扩散区为导电型与所述元件形成区的导电型相反的杂质区，并且形成于在所述源极区与所述漏极区之间与一个元件隔离部相邻接的一侧的区域中，所述第二杂质扩散区为与所述第一杂质扩散区具有相同导电型的杂质区，并且形成于所述源极区与所述漏极区之间的整个区域中；以及 栅极，其形成于所述基板上方的所述沟道区上，在所述栅极和所述沟道区之间设有栅极绝缘膜。
8.如权利要求7所述的半导体装置，其中，所述各第一杂质扩散区和所述第二杂质扩散区形成于所述基板中的基本同一深度处。
9.一种半导体装置的制造方法，该方法包括 形成从基板的前表面延伸至期望深度的沟槽； 通过以倾角进行离子注入而注入指定杂质以形成变为埋入沟道型MOS晶体管的沟道区的部分的第一杂质扩散区，每个第一杂质扩散区形成于一个沟槽的面向所述沟道区的侧壁上； 在每个沟槽中形成由绝缘材料制成的埋入膜； 在变成所述沟道区的整个区域上，通过离子注入而注入与所述第一杂质扩散区具有相同导电型的杂质以形成第二杂质扩散区； 在所述基板上方的所述沟道区上隔着栅极绝缘膜以形成栅极；并且通过离子注入，将与构成所述沟道区的所述各第一杂质扩散区和第二杂质扩散区具有相同导电型的杂质注入至所述栅极下方的基板区中，以形成源极区和漏极区。
10.如权利要求9所述的半导体装置的制造方法，其中，所述第一杂质扩散区和所述第二杂质扩散区形成于所述基板中的基本同一深度处。
11.一种电子单兀，其包括 光学透镜； 如权利要求I 3之一所述的固体摄像装置，由所述光学透镜聚集的光入射至所述固体摄像装置上；以及 信号处理电路，其处理从所述固体摄像装置发出的输出信号。
12.如权利要求11所述的电子单元，其中，所述埋入沟道型MOS晶体管构成放大晶体管。
13.如权利要求11或12所述的电子单元，其中，所述第一杂质扩散区和所述第二杂质扩散区形成于所述基板中的基本同一深度处。
全文摘要
一种半导体装置及其制造方法、固体摄像装置及其制造方法以及电子单元，所述固体摄像装置包括形成于基板的表面上的元件形成区；将形成于基板上的各像素隔离的元件隔离部；光电转换元件；以及埋入沟道型MOS晶体管。埋入沟道型MOS晶体管包括源极区和漏极区，它们形成于元件形成区中，所述源极区和漏极区的导电型与元件形成区的导电型相反；沟道区，其具有与元件形成区的导电型相反的第一杂质扩散区和第二杂质扩散区；以及栅极。每个第一杂质扩散区在源极区与漏极区之间形成于与一个元件隔离部邻接侧的区域中。第二杂质扩散区形成于源极区与漏极区之间的整个区域上。本发明可在不改变栅极尺寸的情况下实际上扩大了沟道区。因此，可降低噪声。
文档编号H04N5/374GK102956657SQ20121029492
公开日2013年3月6日 申请日期2012年8月17日 优先权日2011年8月24日
发明者坂直树 申请人:索尼公司