数据接收电路及半导体装置制造方法
【专利摘要】本发明涉及数据接收电路及半导体装置。本发明的目的在于，提供一种能根据进行高速及高密度传输的信号高精度地取得与信息数据对应的数据信号的数据接收电路及包含该数据接收电路的半导体装置。本发明在第一差动级生成与经由一对传输线接收的一对接收差动信号彼此的电平差对应的第一差动信号，得到放大这样的第一差动信号的振幅并进行二值化的信号作为接收数据信号。此时，在第一差动级以外另外设置的第二差动级，生成与一对接收差动信号彼此的电平差对应的第二差动信号及使第二差动信号的相位反转的第三差动信号，通过将与这些第二及第三差动信号相应的电流分别吐出到一对传输线而抑制接收差动信号的振幅。
【专利说明】数据接收电路及半导体装置
【技术领域】
[0001]本发明涉及对经由传输线接收的接收信号实施各种信号处理的数据接收电路及包含该数据接收电路的半导体装置。
【背景技术】
[0002]近年来，要求数据传输的高速及高密度化，作为满足这样的要求的数据传输方式提出了差动传输方式。
[0003]在差动传输方式中，将信息数据变换为极性彼此不同的一对差动信号，经由平衡传输线对它们进行传输。在此，作为接收这样的差动信号的数据接收电路，提出了如下的数据接收电路，即，在差动输入级导入所接收的一对差动信号，通过电平变换级将在该差动输入级导入的信号的电平变换为能在逻辑电路中使用的电平，将该信号作为数据信号输出(例如，参照专利文献I的图1)。在该数据接收电路中，经由差动输入级M80?M84的晶体管M81及M82各自的栅极端子导入所接收的一对差动信号INl、IN2,经由传输线3及4将放大了两者的差分值的信号供给到电平变换级M85?M88。
[0004]然而，起因于高速及高密度传输，有时在接收信号(一对差动信号)中产生波形钝化，在这样的情况下，根据高速传输的接收信号高精度地取得数据信号是困难的。
[0005]现有技术文献 专利文献
专利文献1:特开2008-124697号公报。
【发明内容】
[0006]发明要解决的课题
本申请的发明消除如上所述的问题，其目的在于，提供一种能根据高速传输的接收信号高精度地取得与信息数据对应的数据信号的数据接收电路及包含该数据接收电路的半导体装置。
[0007]用于解决课题的方案
本发明的数据接收电路是根据经由一对传输线接收的一对接收差动信号得到接收数据信号的数据接收电路，具有:生成与所述一对接收差动信号彼此的电平差对应的第一差动信号的第一差动级；将放大了所述第一差动信号的振幅的信号二值化，将其作为所述接收数据信号输出的电平变换输出级；生成与所述一对差动信号彼此的电平差对应的第二差动信号及使该第二差动信号的相位反转的第三差动信号的第二差动级；以及通过将与所述第二差动信号相应的电流及与所述第三差动信号相应的电流分别吐出到所述一对传输线而抑制所述一对接收差动信号的振幅的振幅控制级。
[0008]此外，本发明的半导体装置是包含根据经由一对传输线接收的一对接收差动信号得到接收数据信号的数据接收电路的半导体装置，所述数据接收电路具有:生成与所述一对接收差动信号彼此的电平差对应的第一差动信号的第一差动级；将放大了所述第一差动信号的振幅的信号二值化，将其作为所述接收数据信号输出的电平变换输出级；生成与所述一对差动信号彼此的电平差对应的第二差动信号及使该第二差动信号的相位反转的第三差动信号的第二差动级；以及通过将与所述第二差动信号相应的电流及与所述第三差动信号相应的电流分别吐出到所述一对传输线而抑制所述一对接收差动信号的振幅的振幅控制级。
[0009]发明效果
本发明的数据接收电路在第一差动级生成与经由一对传输线接收的一对接收差动信号彼此的电平差对应的第一差动信号，得到对这样的第一差动信号的振幅进行放大并二值化的信号作为接收数据信号。此时，在第一差动级以外另外设置的第二差动级生成与一对接收差动信号彼此的电平差对应的第二差动信号及使第二差动信号的相位反转的第三差动信号，通过将与这些第二及第三差动信号相应的电流分别吐出到一对传输线而抑制接收差动信号的振幅。
[0010]由此，即使在所接收的一对接收差动信号产生波形钝化，关于其振幅，也能收敛在能保证高速动作的上限振幅内，因此,能根据高速及高密度传输过来的一对接收差动信号高精度地取得接收数据信号。
【专利附图】
【附图说明】
[0011]图1是示出本发明的数据接收电路10的概略结构的框图。
[0012]图2是示出数据接收电路10的内部结构的一个例子的电路图。
[0013]图3是示出差动信号IN、INB的波形的一个例子的波形图。
[0014]图4是示出图1所示的数据接收电路10的变形例的电路图。
[0015]图5是示出图4所示的数据接收电路10的变形例的电路图。
【具体实施方式】
[0016]图1是示出本发明的数据接收电路10的概略结构的框图。
[0017]数据接收电路10形成在作为半导体装置的半导体基板，如图1所示，由接收器(receiver) 100 及均衡器(equalizer) 200 构成。
[0018]接收器100分别经由平衡传输线BLl及BL2接收极性彼此不同的差动信号IN及INB。另外，作为这样的接收差动信号的一对差动信号IN及INB是在发送侧(未图示)基于应发送信息数据而生成的。接收器100对与差动信号IN及INB彼此的电平差对应的信号的振幅进行放大，将基于规定阈值对其进行二值化的信号作为接收数据信号RDS输出。
[0019]均衡器200通过以与差动信号IN及INB彼此的电平差相应的比例分别对平衡传输线BLl及BL2吐出电流，从而抑制作为接收信号的差动信号IN及INB的振幅。
[0020]图2是示出上述接收器100及均衡器200各自的内部结构的电路图。
[0021]如图2所示，接收器100包含差动放大级1、电平变换级2及输出级3。
[0022]在差动放大级I中，对P通道M0S(Metal Oxide Semiconductor:金属氧化物半导体)型的晶体管11的栅极端子供给经由平衡传输线BLl供给的差动信号IN，对P通道MOS型的晶体管12的栅极端子供给经由平衡传输线BL2供给的差动信号INB。定电流源13基于电源电压VCC生成规定的固定电流Ia，将其供给到晶体管11及12各自的源极端子。晶体管11的漏极端子与η通道MOS型的晶体管14的漏极端子及栅极端子连接。在这样的晶体管14的源极端子施加接地电压VSS，其栅极端子及漏极端子经由中继线RLl与电平变换级2连接。晶体管12的漏极端子与η通道MOS型的晶体管15的漏极端子及栅极端子连接。在这样的晶体管15的源极端子施加接地电压VSS，其栅极端子及漏极端子经由中继线RL2与电平变换级2连接。
[0023]根据上述的结构，差动放大级I经由上述的中继线RLl将放大了与差动信号IN及INB彼此的电平差对应的信号的差动信号ANB供给到电平变换级2，并且经由中继线RL2将放大了使该差动信号ANB的相位反转的信号的差动信号AN供给到电平变换级2。
[0024]在电平变换级2中，在P通道MOS型的晶体管21及22各自的源极端子施加电源电压VCC，各自的栅极端子彼此相互连接。晶体管21的栅极端子及漏极端子经由线LLl与η通道MOS型的晶体管23的漏极端子连接。对晶体管23的栅极端子供给从差动放大级I经由中继线RL2供给的差动信号ΑΝ，在其源极端子施加接地电压VSS。晶体管22的漏极端子经由线LL2与η通道MOS型的晶体管24的漏极端子连接。对晶体管24的栅极端子供给从差动放大级I经由中继线RLl供给的差动信号ΑΝΒ，在其源极端子施加接地电压VSS。
[0025]根据上述的结构，电平变换级2通过放大与上述差动信号AN和差动信号ANB的差分对应的信号而生成将其振幅电平变换为接地电压VSS?电源电压VCC的范围内的信号作为振幅放大信号RN，经由上述线LL2将其供给到输出级3。
[0026]输出级3由以串联方式连接的逆变器31及32构成，将从电平变换级2供给的振幅放大信号RN二值化。即，输出级3生成二值信号，该二值信号在振幅放大信号RN的信号电平比晶体管的阈值Vth高的情况下与表示高电平的逻辑电平I对应，在阈值Vth以下的情况下与表示低电平的逻辑电平O对应。然后，输出级3将这样的二值信号作为接收数据信号RDS输出。
[0027]此外，如图2所示，均衡器200具有差动放大级4及振幅控制级5。
[0028]在差动放大级4中，对P通道MOS型的晶体管41的栅极端子供给经由平衡传输线BLl供给的差动信号IN，对P通道MOS型的晶体管42的栅极端子供给经由平衡传输线BL2供给的差动信号ΙΝΒ。定电流源43基于电源电压VCC生成规定的固定电流，将其供给到晶体管41及42各自的源极端子。晶体管41的漏极端子经由线QLl与电阻44的一端及振幅控制级5连接。在电阻44的另一端施加接地电压VSS。晶体管42的漏极端子经由线QL2与电阻45的一端及振幅控制级5连接。在电阻45的另一端施加接地电压VSS。
[0029]根据上述的结构，差动放大级4经由上述的线QLl将放大了与差动信号IN及INB彼此的电平差对应的信号的差动信号BNB供给到振幅控制级5，并且经由线QL2将放大了使该差动信号BNB的相位反转的信号的差动信号BN供给到振幅控制级5。
[0030]在振幅控制级5中，经由上述的线QL2对P通道MOS型的晶体管51的栅极端子供给差动信号ΒΝ，经由上述的线QLl对P通道MOS型的晶体管52的栅极端子供给差动信号BNB。定电流源53基于电源电压VCC生成规定的固定电流，将其供给到晶体管51及52各自的源极端子。晶体管51的漏极端子与平衡传输线BLl连接，晶体管52的漏极端子与平衡传输线BL2连接。
[0031]根据这样的结构，振幅控制级5的晶体管51对平衡传输线BLl供给如下的电流，即，在差动放大级4生成的差动信号BN的电平越小，该电流越大。此外，振幅控制级5的晶体管52对平衡传输线BL2供给如下的电流，即，在差动放大级4生成的差动信号BNB的电平越小，该电流越大。由此，差动/[目号IN及INB的彳目号电平越小，其/[目号电平就越大幅增加，因此，作为接收信号的差动信号IN及INB的振幅降低。
[0032]因此，根据均衡器200，在即将向接收器100进行输入之前，对于差动信号IN、INB，能使其振幅限制在可保证如下的高速动作的上限的振幅值(以下，称为上限振幅)以下。
[0033]图3是对比地表示在数据接收电路10内设置有均衡器200的情况下得到的差动信号IN、INB的波形例(用实线示出)和在未设置该均衡器200的情况下得到的差动信号IN、INB的波形例(用虚线示出)的波形图。
[0034]首先，在未设置均衡器200的情况下，在差动信号IN、INB的变化周期比较长的区间，如图3的虚线所示，其振幅变成比上限振幅APmax大的振幅API。此后，当转移到信号的变化周期变短的区间时，信号的振幅变小。可是，起因于至今为止的信号振幅像APl那样比上限振幅APmax大，如图3的虚线所示，在其变化周期刚变短之后，直到该信号的振幅稳定为止，要好费时间SC。
[0035]另一方面，在设置有均衡器200的情况下，在差动信号IN、INB的变化周期比较长的区间，如图3的实线所示，其振幅以成为上限振幅APmax的方式被控制。而且，当转移到信号的变化周期变短的区间时，因为至今为止的信号振幅是可保证高速动作的上限振幅APlM，所以信号的振幅会立刻稳定。
[0036]因此，根据均衡器200，即使在所接收的差动信号IN、INB产生波形钝化，关于其振幅，也会始终收敛到能保证高速动作的上限振幅内。因此，在后级的接收器100中，能根据这样的差动信号IN、INB高精度地取得数据信号。
[0037]另外，在图2所示的均衡器200中，虽然将在差动放大级4生成的差动信号BN及BNB分别直接供给到振幅控制级5的晶体管51及52各自的栅极端子，但是，也可以在使差动信号BN及BNB分别延迟规定时间之后供给到晶体管51及52各自的栅极端子。
[0038]图4是示出鉴于这样的方面而做成的图1所示的数据接收电路10的变形例的电路图。
[0039]另外，在图4所示的结构中，除了经由延迟电路54将在差动放大级4生成的差动信号BN供给到晶体管51的栅极端子，并且经由延迟电路55将差动信号BNB供给到晶体管52的栅极端子以外，其它的结构与图1所示的结构相同。
[0040]在图4中，延迟电路54使差动放大级4送出到线QL2上的差动信号BN延迟规定期间地供给到振幅控制级5的晶体管51的栅极端子。延迟电路55使差动放大级4送出到线QLl上的差动信号BNB延迟规定期间地供给到振幅控制级5的晶体管52的栅极端子。另夕卜，延迟电路54及55各自的延迟时间是比作为差动信号IN及INB能采取的最小周期短的延迟时间。
[0041]通过设置这些延迟电路54及55，能与所接收的差动信号IN及INB的当前相位配合，实施基于差动信号BN (BNB)的振幅限制处理，因此，与图1所示的结构相比，能提高振幅限制处理的精度。
[0042]此外，也可以在图2或图4所示的均衡器200内设置有用于进行所接收的差动信号IN及INB各自的DC (直流)电平调整的DC调整电路。
[0043]图5是示出鉴于这样的方面而做成的图4所示的数据接收电路10的变形例的电路图。
[0044]另外，在图5所示的结构中，除了在均衡器200内设置有作为DC调整电路的可变电阻56及57以外，其它结构与图4所示的结构相同。
[0045]在图5所示的均衡器200中，可变电阻56连接在晶体管51的漏极端子和平衡传输线BLl之间，可变电阻57连接在晶体管52的漏极端子和平衡传输线BL2之间。S卩，通过变更可变电阻56及57各自的电阻值，从而能个别地调整所接收的差动信号IN及INB各自的DC (直流)电平。
[0046]另外，在上述实施例中，虽然使用P通道型的晶体管11、12、41、42、51及52作为接受差动信号IN、INB, BN, BNB的晶体管，但是，作为这些晶体管11、12、41、42、51及52，也可以使用η通道型的MOS晶体管。此外，也可以使晶体管11 (41、51)及12 (42、52)之中的一方为η通道型的MOS晶体管，另一方为P通道型的MOS晶体管。
[0047]总而言之，在数据接收电路10中，当根据在包含第一差动级I及电平变换输出级
2、3的接收器100中经由一对传输线BL1、BL2接收的一对接收差动信号IN、INB得到接收数据信号RDS时，用均衡器200抑制接收差动信号的振幅。即，在接收器100中，在第一差动级I生成与上述的一对接收差动信号彼此的电平差对应的第一差动信号ΑΝ、ΑΝΒ，通过电平变换输出级2、3得到将这样的第一差动信号的振幅放大并进行二值化的信号作为接收数据信号。此外，在均衡器200中，在第二差动级4生成与一对接收差动信号彼此的电平差对应的第二差动信号BNB及使第二差动信号的相位反转的第三差动信号ΒΝ，在振幅控制级5，通过将与第二差动信号相应的电流及与第三差动信号相应的电流分别吐出到一对传输线而抑制接收差动信号的振幅。
[0048]由此，即使在所接收的一对接收差动信号产生波形钝化，关于其振幅，也能收敛到能保证高速动作的上限振幅APmax内，因此，接收器100能根据高速及高密度传输过来的一对接收差动信号高精度地取得接收数据信号。
[0049]附图标记说明
1、4:差动放大级；
2:电平变换级；
3:输出级；
5:振幅控制级；
100:接收器；
200:均衡器。
【权利要求】
1.一种数据接收电路，根据经由一对传输线接收的一对接收差动信号得到接收数据信号，其特征在于，具有: 第一差动级，生成与所述一对接收差动信号彼此的电平差对应的第一差动信号； 电平变换输出级，将放大了所述第一差动信号的振幅的信号二值化，将其作为所述接收数据信号输出； 第二差动级，生成与所述一对差动信号彼此的电平差对应的第二差动信号及使该第二差动信号的相位反转的第三差动信号；以及 振幅控制级，通过将与所述第二差动信号相应的电流及与所述第三差动信号相应的电流分别吐出到所述一对传输线而抑制所述一对接收差动信号的振幅。
2.根据权利要求1所述的数据接收电路，其特征在于，所述振幅控制级包含: 第一晶体管，将与所述第二差动信号相应的电流吐出到所述一对传输线之中的一方的传输线；以及 第二晶体管，将与所述第三差动信号相应的电流吐出到所述一对传输线之中的另一方的传输线。
3.根据权利要求2所述的数据接收电路，其特征在于，还包含: 第一延迟电路，使所述第二差动信号延迟规定期间，供给到所述第一晶体管；以及 第二延迟电路，使所述第三差动信号延迟规定期间，供给到所述第二晶体管。
4.根据权利要求2或3所述的数据接收电路，其特征在于，还包含: 第一可变电阻，连接在所述第一`晶体管和所述一方的传输线之间，调整与所述第二差动信号相应的电流的电流量；以及 第二可变电阻，连接在所述第二晶体管和所述另一方的传输线之间，调整与所述第三差动信号相应的电流的电流量。
5.一种半导体装置，包含根据经由一对传输线接收的一对接收差动信号得到接收数据信号的数据接收电路，所述半导体装置的特征在于，所述数据接收电路具有: 第一差动级，生成与所述一对接收差动信号彼此的电平差对应的第一差动信号； 电平变换输出级，将放大了所述第一差动信号的振幅的信号二值化，将其作为所述接收数据信号输出； 第二差动级，生成与所述一对差动信号彼此的电平差对应的第二差动信号及使该第二差动信号的相位反转的第三差动信号；以及 振幅控制级，通过将与所述第二差动信号相应的电流及与所述第三差动信号相应的电流分别吐出到所述一对传输线而抑制所述一对接收差动信号的振幅。
6.根据权利要求5所述的半导体装置，其特征在于，所述振幅控制级包含: 第一晶体管，将与所述第二差动信号相应的电流吐出到所述一对传输线之中的一方的传输线；以及 第二晶体管，将与所述第三差动信号相应的电流吐出到所述一对传输线之中的另一方的传输线。
7.根据权利要求6所述的半导体装置，其特征在于，还包含: 第一延迟电路，使所述第二差动信号延迟规定期间，供给到所述第一晶体管；以及 第二延迟电路，使所述第三差动信号延迟规定期间，供给到所述第二晶体管。
8.根据权利要求6或7所述的半导体装置，其特征在于，还包含: 第一可变电阻，连接在所述第一晶体管和所述一方的传输线之间，调整与所述第二差动信号相应的电流的电流量；以及 第二可变电阻，连接在所述第二晶体管及所述另一方的传输线之间，调整与所述第三差动信号相应 的电流的电流量 。
【文档编号】H04B1/16GK103633953SQ201310363208
【公开日】2014年3月12日 申请日期:2013年8月20日 优先权日:2012年8月20日
【发明者】长谷川秀明, 武田浩二 申请人:拉碧斯半导体株式会社