专利名称：有源线性传感器的制作方法
技术领域：
本发明一般涉及固态成像器，尤其涉及具有更小、更高性能像素的CMOS成像器。
背景技术：
有源像素是能够将光图像转换成电信号的半导体器件。有源像素可以被排列成矩阵和用于为摄像机以及照相机生成视频信号，或任何需要将入射辐射量化的地方。当入射辐射与光点交互作用时，电荷载流子被释放，并可以被收集用于检测。在光点中收集的载流子数目表示在给定时间段中撞击该点的入射光的量。
存在两种用于收集和检测光点中电荷载流子的基本器件，并具有多种变型。这两种基本设备是光电二极管和光控门。光电二极管的变型包括但不仅限于针形、正-本征-负、金属半导体、异质结和雪崩光电二极管。光控门结构包括电荷耦合器件(CCD)、电荷注入器件(CID)和它们的变型，包括虚拟相位、掩埋沟道，和使用选择掺杂剂的其它变型。选择掺杂剂用于控制电荷的收集和在光控门和检测节点之间和下面的传输。
因为与光电二极管和CID相比噪声较低，到目前为止CCD在固态成像器的使用中占主导地位。CCD成像器的低噪声优点的原因在于在像素位置上收集光子产生的电荷，然后将实际电荷耦合或转移到阵列外围上的放大器。这消除了对长多晶硅和金属总线的需要，它们的相关阻抗和电容将降低信号的质量。然而，CCD的低噪声要求以固定格式读取成像器，并且一旦电荷被读取其即被破坏。将所收集的来自像素的光子电荷耦合到外围的放大器(也称为CTE)的需要要求与工业标准CMOS或BiCMOS处理不兼容的专门处理步骤。
固态成像器件已经与CMOS技术并行发展，因此所有的成像器制造商开发了它们自己的专门处理步骤以使成像器性能特征和晶片产量最大。专门的硅晶片处理使成像器的价格保持相对较高。自1985年以来已经商业化生产线性有源像素传感器。从九十年代早期开始专门处理向工业标准CMOS处理的转变在继续。使用工业标准处理的优点包括有竞争力的晶片处理价格和提供片上定时、控制和处理电路的能力。在1992年末，制造了512×512 CMOS兼容的每列带有前置放大器和CDS的CID成像器。该成像器可以被操作为随机存取512×512 CID，或者可以将所有列相加，并作为线性有源像素传感器使用。
在专利US5，471，515中公开了一种使用有源像素传感器的面阵列，其中光电二极管或光控门被耦合到输出源跟随器放大器，该输出源跟随器放大器又驱动相关双抽样(CDS)电路，其中CDS单元的两个输出又驱动两个以上的源跟随器电路，再被反馈到差分放大器中。其使用源跟随器电路，它们一般具有小于一的增益，并且各个源跟随器彼此不同。源跟随器增益的变化取决于FET阈值的变化。源跟随器增益的变化导致像素与像素增益的失配。而且，当CDS使用源跟随器对驱动它的输出时，有源像素传感器受每列CDS电路所导致增益变化的影响。最终的CDS信号和它的相应偏移可能具有不能用差分放大器校正的不同增益。而且，有源像素的源跟随器结构并不允许像素的装仓。
现有技术操作的电压模式并不允许装仓，这是对两个或更多像素信号的同时求和。
所需要的是具有CCD的低噪声水平、CID的随机存取和装仓、相同增益和来自所有像素响应的一种成像器件。
附图简要说明
图1是现有技术的双多晶硅有源像素传感器；图2是根据本发明的有源列传感器；图3是根据本发明的一个像素的实现；图4是连接以与构成一个有源列传感器的每个像素的完整运算放大器合并的一个像素矩阵的示意图。
发明的详细说明在讨论本发明图2的有源列传感器(ACS)电路和结合下面ACS的讨论描述之前，讨论如图1所示现有技术的典型双多晶硅有源像素传感器的结构是有用的。
在图1中，每个像素50具有一个光点60，该光点60具有被配置为源跟随器的输出FET53。源跟随器53用于驱动随后的信号调整电路，例如相关双抽样电路(CDS)55。通过源跟随器53的增益小于一。如果位于像素点50上的源跟随器具有一个给定增益，在同一列中的其它像素和它们的相应源跟随器可以具有相同的增益，也可以具有不同的增益。该技术依赖于阵列中所有FET的晶片处理具有相同的阈值。对于一个线性有源像素阵列，FET阈值在操作过程中变化100毫伏是正常的。
现有技术的有源像素50包括光控门60和传输门62，传输门62用于将光子生成的电荷耦合到与源跟随器53的栅极56相连的浮动扩散节点52上。输出FET53的漏极被直接连接到电源VDD。源跟随器输出FET又连接到行存取FET58的源极56。当选择读取行存取FET58时，FET58导通，允许输出FET53连接到负载18并直接驱动CDS电路55。
图2是根据本发明的像素12的示意图，其中消除了现有技术中像素之间的阈值变化。列或行中的所有像素12都是平行的，为了简化只图示一个。可由任何感光器件10构成的像素12被耦合到FET15以使像素与读取电路隔离。FET 15是运算放大器30差动输入对的FET之一，该运算放大器30包括FET 24。为了简化，在图2中放大器电路30被配置为正反馈单位增益放大器。反馈路径32将放大器30的输出连接到输入17，在这种情况下，输入17是FET 24的栅极。放大器30可被配置以具有增益、完全差动输入或如应用所需的任何运算放大器结构。放大器30的固定增益消除了现有技术中增益的易变性。单位增益放大器的输出被连接到相关双抽样器(CDS)，它用于消除视频中的所有固定模式噪声。
电流源20包括一个FET 22，其源极连接到电源VDD，其漏极连接到差动输入FET 15和24的源极。
输入FET 15和24的漏极连接到由FET 26和28组成的电流镜。FET 26和28的栅极共同连接到输入FET 15的源极18。FET 26和28的源极连接到负电源VCC。
FET 24的源极30是差动对的输出并连接到CDS 34。
输入FET 15可以是如应用所需的N沟道或P沟道FET。像素#80可以是光控门或光电二极管。
图3是图2所示的有源列传感器的像素12的详细示意图。在该实施中使用光控门76。检测节点#72的选择和重置由FET 76控制。该有源列传感器像素省去了现有技术中的分开的选择／存储FET 58。从像素阵列的外围提供所有的偏置和控制信号。
可以以下述方式操作像素。使用一个N型衬底，并且衬底被偏置到最大正电势，例如5．0V。最好是一层多晶硅的光控门#70被偏置到集中电平(例如0．0V)。光控门#70之下的区域80被耗空，并且当光撞击附近区域时，它将收集(集中)光子生成载流子。光控门72被偏置到5．0V，在集中过程中将不收集光生成载流子，因为它被偏置到与衬底相同的电势。通过用重置／选择控制信号选择控制FET 76来偏置光控门72。在该结构中，控制FET 76是P沟道FET，它由相对于衬底的负信号，例如0．0V来选择。在集中过程中选择FET76，通过最好是5．0V的重置／选择偏压来偏置光控门。在预定的集中时间周期之后该像素被读取。
最好以下述方式实现像素的读取。重置／选择控制被改变到2．5V，导致光控门#72之下的区域被耗空，并读取背景电平。通过将重置／选择控制设置为5．0V关闭重置／选择FET 76。光控门70消除其电位，在这个例子中为5．00V。当所收集的光子生成电荷从光控门70之下的区域转移到光控门72之下的区域时，出现读取信号。根据收集量，转移的光子生成电荷调整输入FET 15的栅极。
通过使用CDS电路34可以将固定模式噪声(FPN)从视频信息中消除。应用于CDS电路的第一抽样是背景电平。然后信号信息被应用于CDS。两个信号的差值提供没有固定模式噪声的信号。
图4是根据本发明的像素阵列的示意图。多个像素90a、90b、90c形成阵列的第一列，相同的列92a-c和94a-c构成整个阵列。在每一列中，像素用它们的输出FET并行连接，该组合构成运算放大器30的第一个差动输入对。在所有其它方面，放大器30a、30b、30c与图2相同。每个放大器30分别连接到CDS 34a、34b和34c。CDS 34a、b、c的输出通过列选择开关96a、96b和96c被连接，其公共端被连接到输出缓冲器98，该输出缓冲器98可以是一个源跟随器，或者由具体应用所需的一个更复杂的信号调节器。
虽然已经结合当前的优选实施例描述本发明，在不脱离本发明实际精神和范围的情况下，多种修改和变化对于本领域技术人员来说是显然的，本发明的精神和范围将仅由权利要求书来定义。
权利要求
1．一种成像器件，包括一个单片半导体集成电路衬底；具有行轴和列轴的像素单元焦平面阵列，每个所述单元包括位于每个像素点上的沿所述阵列的一个轴(行或者列)带有反馈的运算放大器的至少一个输入FET，每个像素的所述运算放大器的其余部分位于成像矩阵的一个轴的外围，所述像素包括从由光电二极管和光控门组成的组中选择的一个元件，以便累积电荷调整差动对输入FET的检测节点。
2．权利要求1的成像器件，其中通过施加来自阵列外围的控制信号来选择读取像素。
3．权利要求1的成像器件，包括通过向检测节点并行传送信号来选择读取一个或多个像素的装置。
4．权利要求1的成像器件，其中所述运算放大器被配置为单位增益。
5．一种成像器件，包括一个单片半导体衬底；在衬底上形成的一个像素单元阵列，每个单元包括一个位置，在该像素上形成的电荷将被传送到该位置中，和一个检测节点，在其上可以检测电荷总量；差动放大器具有在邻近检测节点的衬底中形成的第一输入晶体管和在阵列外围的衬底中形成的第二输入晶体管。
6．权利要求5的成像器件，包括连接到第一和第二输入晶体管的一个电流源。
7．权利要求6的成像器件，包括连接到第一和第二输入晶体管的电流镜。
8．权利要求5的成像器件，包括连接在差动放大器输出和第二晶体管输入之间的一条反馈路径。
9．权利要求5的成像器件，包括连接到差动放大器输出的一个信号处理器。
10．权利要求9的成像器件，其中信号处理器包括一个相关双抽样器。
11．权利要求5的成像器件，其中像素单元包括一个光控门和邻近光控门的一个检测节点。
12．权利要求11的成像器件，其中光控门和检测节点包括多晶硅层。
13．权利要求12的成像器件，其中光控门和检测节点至少是完全可传送光的。
14．权利要求11的成像器件，包括连接到检测节点的一个控制晶体管，用于控制电荷的收集和检测。
15．权利要求5的成像器件，其中一列中像素的多个第一输入晶体管被并行连接。
全文摘要
一个CMOS成像器包括一个诸如光电二极管或光控门的光敏元件,该光敏元件包括与位于光敏区域附近的一个FET相连接的检测节点。构成运算放大器差动输入对的另一个FET位于像素阵列的外围。运算放大器被配置为单位增益,输入FET的列或者行被并行连接。一个相关双抽样器被连接到运算放大器的输出以提供没有固定模式噪声的信号。
文档编号H04N5/335GK1293863SQ99804073
公开日2001年5月2日 申请日期1999年3月10日 优先权日1998年3月16日
发明者詹弗瑞·J·扎尔诺斯基, 马修·A·培斯 申请人:光子图像系统股份有限公司