移位寄存器单元、栅极驱动电路及显示面板的制作方法

移位寄存器单元、栅极驱动电路及显示面板的制作方法
【专利摘要】本实用新型提供了一种移位寄存器单元、栅极驱动电路及显示面板，所述移位寄存器单元包括接入控制模块和移位寄存模块；所述接入控制模块用于控制输入信号和复位信号的接入；所述移位寄存模块用于在时钟信号的驱动下对接入的输入信号或复位信号对应地进行输出或复位；所述接入控制模块包括耗尽型场效应晶体管；所述移位寄存器单元还包括连接控制模块，所述连接控制模块设置在所述接入控制模块和移位寄存模块之间，用于在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接。本实用新型通过连接控制模块的设计，在移位寄存器单元进行输出时阻断其高电位的漏电通路，从而极大地减小了漏电流，保证了移位寄存器单元的正常输出。
【专利说明】移位寄存器单元、栅极驱动电路及显示面板

【技术领域】
[0001] 本实用新型涉及显示领域，具体涉及一种移位寄存器单元、栅极驱动电路及显示 面板。

【背景技术】
[0002] 随着平板显示的发展，a-Si (非晶硅）和p-Si (多晶硅）技术常被应用至移位寄 存电路中，并作为基本单元形成高分辨率、窄边框显示面板的栅极驱动电路。然而，氧化物 TFT(薄膜晶体管，Thin Film Transistor)作为一种非常有潜力的半导体技术，比p-Si工 艺更简单、成本更低，比a-Si迁移率更高，因而具有广阔的应用前景。
[0003] 但是，氧化物TFT是一种耗尽型晶体管，而前面提到的a-Si和p-Si均为增强型晶 体管，两者的栅源电压-源极电流特性分别如图1(增强型）和图2(耗尽型）所示，其纵轴 为源极电流，横轴为栅源电压。从图1中可以看出，当栅源电压 Ves电压为零时，源极电流iD 为零，这说明了当ves为0V时，增强型晶体管完全关闭。然而对于图2中的耗尽型晶体管， ves为0V时iD远大于零；而只有在ves为-6V时，iD才为零。也就是说，在v es为0V时耗尽 型晶体管仍然处于导通状态，无法关闭。因此，现有技术中在使用a-Si或p-Si能够正常工 作的移位寄存器电路，在改用耗尽型晶体管制作时，由于其不能正常关闭、漏电流较大，电 路就不能正常工作。
[0004] 具体来说，参见图3所示的传统移位寄存器单元电路，当使用增强型晶体管制作 该电路时，该电路可以正常工作，正如图4该电路的电路工作时序图的实线部分所示。然而 如果使用耗尽型晶体管制作该电路时，由于漏电流过大，导致图中PU点的电位无法保持， 不能正常输出，电路失效，如图4虚线部分所示。 实用新型内容
[0005] (一）解决的技术问题
[0006] 针对现有技术的不足，本实用新型提供一种移位寄存器单元、栅极驱动电路及显 示面板，主要通过连接控制模块的设计，在移位寄存器单元进行输出时阻断其高电位的漏 电通路，从而极大地减小了漏电流，保证了移位寄存器单元的正常输出。
[0007] (二）技术方案
[0008] -种移位寄存器单元，包括接入控制模块和移位寄存模块；所述接入控制模块用 于控制输入信号和复位信号的接入；所述移位寄存模块用于在时钟信号的驱动下对接入的 输入信号或复位信号对应地进行输出或复位；所述接入控制模块包括耗尽型场效应晶体 管；
[0009] 所述移位寄存器单元还包括：连接控制模块，所述连接控制模块设置在所述接入 控制模块和移位寄存模块之间，用于在所述移位寄存模块进行输出时阻断所述接入控制模 块和移位寄存模块之间的连接。
[0010] 优选地，所述移位寄存模块包括第一开关元件、第二开关元件和第一电容；所述第 一开关元件的第一端与第二开关元件的第二端、第一电容的第二端相连，并与移位寄存器 单元的输出端相连；所述第一开关元件的控制端与第一电容的第一端相连，并与所述连接 控制模块相连；所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接在 所述第一开关元件的第二端，所述第二时钟信号接在所述第二开关元件的控制端；所述第 二开关元件的第一端与低电平的工作电压线相连。
[0011] 优选地，所述移位寄存模块还包括第三开关元件、第四开关元件、第五开关元件和 第二电容；所述第三开关元件的第二端与移位寄存器单元的输出端相连；所述第三开关元 件的控制端与第二电容的第二端、第四开关元件的第二端、第五开关元件的控制端相连；所 述第五开关元件的第二端与第四开关元件的控制端相连，并与所述第一开关元件的控制端 相连；所述第一时钟信号还接于所述第二电容的第一端；所述第三、第四、第五开关元件的 第一端与低电平的工作电压线相连。
[0012] 优选地，所述移位寄存模块的开关元件均为耗尽型薄膜晶体管，所述第四开关元 件的第一端改接于电压值低于所述低电平的工作电压的偏置电压线。
[0013] 优选地，所述连接控制模块包括第六开关元件、第七开关元件、第八开关元件和第 三电容；所述第六开关元件的第二端与第八开关元件的第一端、第三电容的第一端相连； 所述第七开关元件的第二端与第三电容的第二端相连；所述第六开关元件的第一端与所述 移位寄存模块相连，所述第八开关元件的第二端与所述接入控制模块相连；所述时钟信号 包括第一时钟信号和第二时钟信号，所述第一时钟信号接于所述第七开关元件的控制端， 所述第二时钟信号接于第六开关元件和第八开关元件的控制端；所述第七开关元件的第一 端与低电平的工作电压线相连。
[0014] 优选地，所述接入控制模块包括第九开关元件、第十开关元件、第十一开关元件和 第十二开关元件；所述第九开关元件的第二端与第十开关元件的第一端相连，且第九开关 元件和第十开关元件的控制端与移位寄存器单元的复位端相连；所述第十开关元件的第二 端与第十一开关元件的第一端相连，并与所述连接控制模块相连；所述第十一开关元件的 第二端与第十二开关元件的第一端相连，且第十二开关元件与移位寄存器单元的输入端相 连；所述时钟信号包括第一时钟信号和第二时钟信号，所述第二时钟信号接于所述第十一 开关元件和第十二开关元件的控制端；所述第九开关元件的第一端与低电平的工作电压线 相连。
[0015] 优选地，所述开关元件为薄膜晶体管。
[0016] 优选地，所述薄膜晶体管为氧化物薄膜晶体管。
[0017] 一种栅极驱动电路，包括至少两个级联的移位寄存器单元，所述移位寄存器单元 采用上述任意一种移位寄存器单元。
[0018] 一种显示面板，所述显示面板包括上述任意一种栅极驱动电路。
[0019] (三）有益效果
[0020] 本实用新型至少具有如下的有益效果：
[0021] 本实用新型主要通过在接入控制模块和移位寄存模块之间设置连接控制模块，用 以在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接。这 样一来，移位寄存模块中的高电位点向接入控制模块中的低电位点的漏电通路就被阻断 了，也就可以有效地减小经过接入控制模块中的漏电流，保证移位寄存器单元的正常输出。
[0022] 而且，本实用新型同样适用于全部采用耗尽型晶体管的电路，也就是可以提供晶 体管全部采用氧化物TFT构成的移位寄存器单元，而同样保证移位寄存器单元的正常功 能，具有很高的实际应用价值。
[0023] 当然，实施本实用新型的任一产品并不一定需要同时达到以上所述的所有优点。

【专利附图】

【附图说明】
[0024] 为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例 或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是 本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。
[0025] 图1是增强型晶体管的栅源电压-源极电流特性曲线；
[0026] 图2是耗尽型晶体管的栅源电压-源极电流特性曲线；
[0027] 图3是【背景技术】中传统移位寄存器单元的电路图；
[0028] 图4是【背景技术】中传统移位寄存器单元电路的工作时序图；
[0029] 图5是本实用新型一个实施例中移位寄存器单元的电路结构框图；
[0030] 图6是本实用新型一个实施例中优选移位寄存器单元的电路结构图；
[0031] 图7是本实用新型一个实施例中优选移位寄存器单元电路的工作时序图；
[0032] 图8是本实用新型一个实施例中优选移位寄存器单元在高温下PU点电位的模拟 图；
[0033] 图9是本实用新型一个实施例中栅极驱动电路的级联结构图。

【具体实施方式】
[0034]为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新 型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描 述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施 例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于 本实用新型保护的范围。
[0035] 实施例1
[0036] 本实用新型实施例提出了一种移位寄存器单元，参见图5,该移位寄存器单元包括 接入控制模块和移位寄存模块；所述接入控制模块用于控制输入信号和复位信号的接入； 所述移位寄存模块用于在时钟信号的驱动下对接入的输入信号或复位信号对应地进行输 出或复位；所述接入控制模块包括耗尽型场效应晶体管；
[0037] 所述移位寄存器单元还包括：连接控制模块，所述连接控制模块设置在所述接入 控制模块和移位寄存模块之间，用于在所述移位寄存模块进行输出时阻断所述接入控制模 块和移位寄存模块之间的连接。
[0038] 当然，每个模块需要接于工作电压线上，由工作电压线提供固定的工作电压；而且 每个模块都需要有时钟信号接入，用于实现电路的同步触发的时序。
[0039] 具体而言，由于所述接入控制模块是用于控制来自外部的输入信号和复位信号的 接入的，所以一般情况下可以设置两个或两组开关元件控制输入信号和复位信号与移位寄 存器单元中其他模块的连接。而移位寄存模块由于是用于在时钟信号的驱动下对接入的输 入信号或复位信号对应地进行输出或复位的，就如同图3中T3、T6和C1组成的局部电路， 其可以按时钟触发顺序根据接入的信号进行输出和复位。两个模块在现有技术中均有多种 实现方式，图3所示的也是其中一种。
[0040] 如上所述，接入控制模块一般会采用开关元件来控制信号的接入，所以在开关元 件具体为耗尽型晶体管时，就会出现关闭状态下漏电流过大的问题。以图3为例，其中的PU 点就通过耗尽型晶体管T2的源极和漏极与VGL(低电平的工作电压）相连。在PU为高电 平，而T2处于关闭状态的时候，由于耗尽型晶体管的特性，PU点的高电位就会经由T2以漏 源电流的形式流向低电平的工作电压线，也就是上面所提到的漏电。从而，PU点的高电位 就处于无法保持的状态，T3的栅极高电位无法保持，其自然也就没有办法正常地开启或关 闭，移位寄存器单元也就无法在其输出端进行正常的输出了。
[0041] 为了避免这样的情形，本实用新型实施例就添加了间隔在接入控制模块和移位寄 存模块之间的连接控制模块，通过在所述移位寄存模块进行输出时阻断所述接入控制模块 和移位寄存模块之间的连接，因而可以阻断PU点向低电位的漏电，从而有效地减小经过接 入控制模块中的漏电流，保证移位寄存器单元的正常输出。
[0042] 这里所说的TO点指的就是移位寄存模块的接入位置，也就是接入控制模块或连 接控制模块的接出位置。
[0043] 为了更具体地说明本实用新型实施例的技术方案，下面展示一种同样技术技术构 思下的一种优选移位寄存器单元电路结构：
[0044] 参见图6,该电路包括接入控制模块（M9至Ml2)、连接控制模块（M6至M7、C3)和 移位寄存模块（Ml至M5、Cl、C2)。
[0045] 其中，移位寄存模块包括第一开关元件Ml、第二开关元件M2和第一电容C1，其中 所述第一开关元件Ml的第一端与第二开关元件M2的第二端、第一电容C1的第二端相连， 并与移位寄存器单元的输出端OUTPUT相连；
[0046] 所述第一开关元件Ml的控制端与第一电容C1的第一端相连，并与所述连接控制 模块相连；
[0047] 所述时钟信号包括第一时钟信号CK和第二时钟信号CKB，所述第一时钟信号CK接 在所述第一开关元件Ml的第二端，所述第二时钟信号CKB接在所述第二开关元件M2的控 制端；
[0048] 所述第二开关元件M2的第一端与低电平的工作电压线VGL相连。
[0049] 与图3对比可知，这一部分与图3中基本移位寄存器单元中的移位寄存器单元的 构造是相似的。
[0050] 优选地，所述移位寄存模块还包括由第三开关元件M3、第四开关元件M4、第五开 关元件M5和第二电容C2,其中：
[0051] 所述第三开关元件M3的第二端与移位寄存器单元的输出端OUTPUT相连；
[0052] 所述第三开关元件M3的控制端与第二电容C2的第二端、第四开关元件M4的第二 端、第五开关元件M5的控制端相连；
[0053] 所述第五开关元件M5的第二端与第四开关元件M4的控制端相连，并与所述第一 开关元件Ml的控制端相连；
[0054] 所述第一时钟信号CK还接于所述第二电容C2的第一端；
[0055] 所述第三、第四、第五开关元件M3、M4、M5的第一端与低电平的工作电压线VGL相 连。
[0056] 这一部分属于移位寄存模块中的附加单元，其较于图3所示的移位寄存单元有着 更好的输出效果。
[0057] 然而，在上述所有开关元件均为耗尽型薄膜晶体管时，这样的移位寄存模块会存 在PU点通过M4漏电的问题，对应的将所述第四开关元件M4的第一端改接于电压值低于所 述低电平的工作电压的偏置电压线VGL1 (或者说将M4第一端所接的低电平降得更低），当 然VGL1〈VGL，其电压值具体根据如图2所示的所用耗尽型薄膜晶体管的特性曲线来对应设 定，如在这里可以具体取VLG1 = -16V (比-10V低电平电压还要低6V)。
[0058] 以上为该电路中移位寄存模块的相应电路构造的描述，下面将具体介绍本实用新 型实施例中的连接控制模块：
[0059] 优选地，所述连接控制模块包括第六开关元件M6、第七开关元件M7、第八开关元 件M8和第三电容C3,其中：
[0060] 所述第六开关元件M6的第二端与第八开关元件M8的第一端、第三电容C3的第一 端相连；
[0061] 所述第七开关元件M7的第二端与第三电容C3的第二端相连；
[0062] 所述第六开关元件M6的第一端与所述移位寄存模块相连，所述第八开关元件M8 的第二端与所述接入控制模块相连；
[0063] 所述时钟信号包括第一时钟信号CK和第二时钟信号CKB，所述第一时钟信号CK接 于所述第七开关元件M7的控制端，所述第二时钟信号CKB接于第六开关元件M6和第八开 关兀件M8的控制端；
[0064] 所述第七开关元件的第一端与低电平的工作电压线相连。
[0065] 从而，在时钟信号的控制下，也就是CKB为低电平时，M6和M8处于关闭状态，从而 有效地阻止PU点向接入控制模块中的低电位点漏电。
[0066] 最后，关于接入控制模块的结构：
[0067] 优选地，所述接入控制模块包括九开关元件M9、第十开关元件M10、第i^一开关元 件Mil和第十二开关元件M12,其中：
[0068] 所述第九开关元件M9的第二端与第十开关元件M10的第一端相连，且第九开关元 件M9和第十开关元件M10的控制端与移位寄存器单元的复位端RST相连；
[0069] 所述第十开关元件M10的第二端与第i^一开关元件Mil的第一端相连，并与所述 连接控制模块相连；
[0070] 所述第i^一开关元件Mil的第二端与第十二开关元件M12的第一端相连，且第 十二开关元件M12与移位寄存器单元的输入端STV相连；
[0071] 所述时钟信号包括第一时钟信号CK和第二时钟信号CKB，所述第二时钟信号CKB 接于所述第十一开关元件Mil和第十二开关元件M12的控制端；
[0072] 所述第九开关元件M9的第一端与低电平的工作电压线相连。
[0073] 自此完成了对整个电路结构的描述，可见，各个模块的在各自功能的实现上是彼 此独立的，所以在对时钟信号的描述上几个模块都是分开的。但是作为整体电路时，时钟信 号以及工作电压线都是统一的，正如图5所示的模块化结构一样。
[0074] 优选地，上述任意一个开关元件为薄膜晶体管。所述薄膜晶体管具体为氧化物薄 膜晶体管（耗尽型晶体管中的一种）。开关元件的第一端指的就是TFT的漏极或源极，开 关元件的第二端指的是TFT的源极或漏极，而开关元件的控制端指的是TFT的栅极。在这 样的情形下，该电路主要是通过两个级联的晶体管M6和M8来实现PU点的电位保持的：在 CKB为低电平时，将M6和M8关闭，由于C3电容的作用，使得M6的ves小于0或者小于其阈 值电压，让M6实现有效关闭状态，从而抑制了 PU点的漏电途径。该电路输入端采用双TFT 结构可以有效的抑制整个电路在输入端和输出端的漏电。
[0075] 该优选移位寄存器单元的工作时序图参见图7 (其中点划线代表高电位为+10V、 低电位为-10V时的0V电位），其工作过程主要分为①、②、③三个阶段：
[0076] ①阶段一：CK和RST处为低电平，CKB和STV处为高电平。Ml处于截止状态，M11， M12，M8，M6处于导通状态。STV处的高电平信号传至PU点，电容C1，C3开始充电。随着PU 点电位的上升、M4逐步开启，电容C2也开始充电。从而，M3，M5的栅极通过M4被加上VGL1 电压，从而实现M3、M5有效的关闭。
[0077] ②阶段二：CK为高电平，CKB、STV处、RST处均为低电平。CKB信号将M8和M6关 闭，此时M7导通，C3开始放电。对于M6而言，其v es<0,处于有效关闭状态。由于PU点为 高电位，所以M4处于导通状态。故M3, M5也处于有效关闭状态，从而PU点无漏电，同时被 拉到更高的电位。此时Ml处于导通状态，输出OUTPUT处为高电平。
[0078] ③阶段三：CK为低电平，RST处和CKB为高电平。OUTPUT处的电位通过M2被拉低， TO点的电位通过M6、M8、M9、M10得以释放。同时C2开始放电，M3和M5打开，也可以释放 TO点的高电位。
[0079] 如图4所示，移位寄存器单元采用氧化物TFT应用于接入控制模块时，其漏电现 象非常严重，尤其是在高温情况下，其使得PU点不能保持高电位，栅极输出异常，不能保证 移位寄存器单元的正常工作。该优选移位寄存器单元在高温下PU点电位的模拟参见图8， 与图7对比可知，PU点的理想高低电位变化趋势与实际变化趋势是大致相同的。移位寄存 器单元移位寄存器单元可以看出，运用本实用新型实施例的技术方案后栅极输出时PU点 电位可以得到很好的保持。
[0080] 总而言之，本实用新型主要通过在接入控制模块和移位寄存模块之间设置连接控 制模块，用以在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间 的连接。这样一来，移位寄存模块中的高电位点向接入控制模块中的低电位点的漏电通路 就被阻断了，也就可以有效地减小经过接入控制模块中的漏电流，保证移位寄存器单元的 正常输出。
[0081] 而且，本实用新型同样适用于全部采用耗尽型晶体管的电路，也就是可以提供晶 体管全部采用氧化物TFT构成的移位寄存器单元，而同样保证移位寄存器单元的正常功 能，具有很高的实际应用价值。
[0082] 需要说明的是，该优选移位寄存器单元电路中所用的接入控制模块、连接控制模 块以及移位寄存模块均具有多种不同的结构，但其不同结构之间的差异不是本实用新型的 技术方案与其他技术方案的本质区别。所以，在本实用新型实施例的基础上进行修改或等 同替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
[0083] 实施例2
[0084] 基于同样的实用新型思路，本实用新型实施例提供了一种栅极驱动电路，该栅极 驱动电路包括至少两个级联的移位寄存器单元，所述移位寄存器单元采用如实施例1中所 述的任意一种移位寄存器单元。具体而言，其可以将移位寄存器单元应用在栅极驱动电路 中，以多个级联的移位寄存器单元向像素单元提供栅线驱动信号。
[0085] 采用如实施例1所述的任意一种移位寄存器单元所构成的栅线驱动电路如图9所 示，其中字母标记含义与上述实施例中所述的一致，"OUT"指的即为移位寄存器单元的输出 端，0utputl、0utput2、...、0utputN为对应于第N级栅线输出。另外，"STV0"代表输入信 号，RESRT代表复位信号。
[0086] 由于本实用新型实施例提供的栅极驱动电路与实施例1所提供的任意一种移位 寄存器单元具有相同的技术特征，所以也能解决同样的技术问题，产生相同的技术效果。
[0087] 实施例3
[0088] 基于相同的实用新型构思，本实用新型实施例提出了一种显示面板，该显示面板 包括实施例2中所述的任意一种栅极驱动电路，该显示面板可以为：液晶面板、电子纸、 0LED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示 功能的广品或部件。
[0089] 由于本实用新型实施例提供的显示面板与实施例2所提供的任意一种栅极驱动 电路具有相同的技术特征，所以也能解决同样的技术问题，产生相同的技术效果。
[0090] 综上所述，本实用新型主要通过在接入控制模块和移位寄存模块之间设置连接控 制模块，用以在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间 的连接。这样一来，移位寄存模块中的高电位点向接入控制模块中的低电位点的漏电通路 就被阻断了，也就可以有效地减小经过接入控制模块中的漏电流，保证移位寄存器单元的 正常输出。
[0091] 而且，本实用新型同样适用于全部采用耗尽型晶体管的电路，也就是可以提供晶 体管全部采用氧化物TFT构成的移位寄存器单元，而同样保证移位寄存器单元的正常功 能，具有很高的实际应用价值。
[0092] 需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实 体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存 在任何这种实际的关系或者顺序。而且，术语"包括"、"包含"或者其任何其他变体意在涵 盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还 包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有 更多限制的情况下，由语句"包括一个……"限定的要素，并不排除在包括所述要素的物品 或者设备中还存在另外的相同要素。
[〇〇93] 以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实 施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前 述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些 修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范 围。
【权利要求】
1. 一种移位寄存器单元，包括接入控制模块和移位寄存模块； 所述接入控制模块用于控制输入信号和复位信号的接入； 所述移位寄存模块用于在时钟信号的驱动下对接入的输入信号或复位信号对应地进 行输出或复位； 所述接入控制模块包括耗尽型场效应晶体管； 其特征在于，所述移位寄存器单元还包括：连接控制模块，所述连接控制模块设置在所 述接入控制模块和移位寄存模块之间，用于在所述移位寄存模块进行输出时阻断所述接入 控制模块和移位寄存模块之间的连接。
2. 根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存模块包括第一 开关元件、第二开关元件和第一电容； 所述第一开关元件的第一端与第二开关元件的第二端、第一电容的第二端相连，并与 移位寄存器单元的输出端相连； 所述第一开关元件的控制端与第一电容的第一端相连，并与所述连接控制模块相连； 所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接在所述第一开 关元件的第二端，所述第二时钟信号接在所述第二开关元件的控制端； 所述第二开关元件的第一端与低电平的工作电压线相连。
3. 根据权利要求2所述的移位寄存器单元，其特征在于，所述移位寄存模块还包括第 三开关元件、第四开关元件、第五开关元件和第二电容； 所述第三开关元件的第二端与移位寄存器单元的输出端相连； 所述第三开关元件的控制端与第二电容的第二端、第四开关元件的第二端、第五开关 元件的控制端相连； 所述第五开关元件的第二端与第四开关元件的控制端相连，并与所述第一开关元件的 控制端相连； 所述第一时钟信号还接于所述第二电容的第一端； 所述第三、第四、第五开关元件的第一端与低电平的工作电压线相连。
4. 根据权利要求3所述的移位寄存器单元，其特征在于，所述移位寄存模块的开关元 件均为耗尽型薄膜晶体管，所述第四开关元件的第一端改接于电压值低于所述低电平的工 作电压的偏置电压线。
5. 根据权利要求1所述的移位寄存器单元，其特征在于，所述连接控制模块包括第六 开关元件、第七开关元件、第八开关元件和第三电容； 所述第六开关元件的第二端与第八开关元件的第一端、第三电容的第一端相连； 所述第七开关元件的第二端与第三电容的第二端相连； 所述第六开关元件的第一端与所述移位寄存模块相连，所述第八开关元件的第二端与 所述接入控制模块相连； 所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接于所述第七开 关元件的控制端，所述第二时钟信号接于第六开关元件和第八开关元件的控制端； 所述第七开关元件的第一端与低电平的工作电压线相连。
6. 根据权利要求1所述的移位寄存器单元，其特征在于，所述接入控制模块包括第九 开关元件、第十开关元件、第十一开关元件和第十二开关元件； 所述第九开关元件的第二端与第十开关元件的第一端相连，且第九开关元件和第十开 关元件的控制端与移位寄存器单元的复位端相连； 所述第十开关元件的第二端与第十一开关元件的第一端相连，并与所述连接控制模块 相连； 所述第十一开关元件的第二端与第十二开关元件的第一端相连，且第十二开关元件与 移位寄存器单元的输入端相连； 所述时钟信号包括第一时钟信号和第二时钟信号，所述第二时钟信号接于所述第十一 开关元件和第十二开关元件的控制端； 所述第九开关元件的第一端与低电平的工作电压线相连。
7. 根据权利要求5或6所述的移位寄存器单元，其特征在于，所述开关元件为薄膜晶体 管。
8. 根据权利要求7所述的移位寄存器单元，其特征在于，所述薄膜晶体管为氧化物薄 膜晶体管。
9. 一种栅极驱动电路，包括至少两个级联的移位寄存器单元，其特征在于，所述移位寄 存器单元采用如权利要求1至8中任意一项所述的移位寄存器单元。
10. -种显示面板，其特征在于，所述显示面板包括权利要求9所述的栅极驱动电路。
【文档编号】G09G3/20GK203882580SQ201420321201
【公开日】2014年10月15日 申请日期:2014年6月16日 优先权日:2014年6月16日
【发明者】聂磊森, 祁小敬 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司