r>[0026]图9为本发明实施例二提供的一种输出发射控制信号电路的示意图；
[0027]图10为图9所示电路的工作时序；
[0028]图11为9所示电路在触控阶段的工作过程示意图。
[0029]附图标记
[0030]10-正电源输入脚，11-像素区域，12-薄膜晶体管区域。13-触控检测单元，
[0031]14-触控面板走线。
【具体实施方式】
[0032]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0033]实施例一
[0034]栅线驱动电路用于提供打开栅线的信号，可以单独形成外接驱动芯片(即栅极驱动器)，也可以直接将栅极驱动电路集成在阵列基板上，来代替外接驱动芯片，成为阵列基板行驱动(Gate Driver on Array，GOA)单元，该技术的应用不仅可减少生产工艺程序，降低产品成本，提高集成度，而且可以做到面板两边对称的美观设计，同时也省去了栅极电路(Gate IC)的绑定(Bonding)区域以及扇出(Fan-out)布线空间，从而可实现窄边框的设计，提尚广能和良品率。
[0035]本发明实施例提供一种栅线驱动电路，如图1所示，该栅线驱动电路包括用于输入控制像素区开关管关闭的有效电压的电源输入脚(如图1中的正电源输入脚10)，该电源输入脚在显示阶段输入上述有效电压VGH，在触控阶段输入同步驱动信号。
[0036]本实施例中的电源输入脚用于输入控制像素区开关管关闭的有效电压，在栅线的非开启时域内通过栅线驱动电路的输出通路输出，用以关闭栅线。一般而言，栅线驱动电路设置有正电源输入脚或者负电源输入脚，分别用于输入控制像素区开关管开启、关闭的有效电压，本实施例在输入控制像素区开关管关闭的有效电压的电源输入脚(可以是正电源输入脚或者负电源输入脚)上，显示阶段输入有效电压，触控阶段输入同步驱动信号。在触控阶段，同步驱动信号通过栅线驱动电路的输出通路输出至栅线，实现同步驱动，具体而言，所述同步驱动信号具有如下特点:用于在触控阶段施加到栅线上，使栅电压随着触控电极一起做同步驱动，这时其它电极也做类似的同步驱动，保证OLED的输出电流大小不变，使得实现触控功能的同时并不对显示效果产生影响。本领域技术人员可以根据实际情况对同步驱动信号进行设置，本实施例对此不做限定。可选地，所述同步驱动信号为控制像素区开关管关闭的有效电压与触控驱动信号的叠加信号。
[0037]如图2所示，现有栅线驱动电路在显示阶段输出的波形中包含打开栅线的开启电压(VGH);在触控阶段，电源输入脚上的电压通过输出通路输出，即触控阶段栅线驱动电路输出恒定关闭电压，使栅线一直处于关闭状态；本实施例提供的栅线驱动电路在显示阶段，电源输入脚输入有效电压，栅线驱动电路在原有信号驱动下输出与现有技术相同的包含开启电压序列的波形；在触控阶段，该电源输入脚输入同步驱动信号，通过输出通路输出，即栅线驱动电路在触控阶段输出同步驱动信号，使栅电压随着触控电极一起做同步驱动。
[0038]控制像素区开关管关闭的有效电压可以是正电源信号VGH，也可以是负电源信号VGL,因此上述的电源输入脚可以为正电源输入脚，也可以为负电源输入脚。
[0039]为了本领域技术人员更好的理解本发明实施例提供的栅线驱动电路，下面以正电源输入脚在触控阶段输入同步驱动信号为例，对本发明提供的技术方案进行详细说明。
[0040]图3为内嵌自容式AMOLED触控模组，像素区域11设置有像素驱动电路，阴极位于整个功能面板的最上方，通过对阴极电极分割复用的方式，每个块状的阴极电极为一个触控检测单元13，再通过触控面板走线14由下方薄膜晶体管区域12的金属(栅金属层Gl)进行连接并充当金属导电层。
[0041]根据内嵌式自容触控原理，触控检测单元13对地的电容有着严格的要求，其触控方式要求触控阶段所有的电极(触控电极以及其他相对电极)都要一起做同步驱动，这样做的目的是抵消对地电容对检测的影响，所以需要有特殊的像素电路来对应，即要求像素电路中的各路电压在随着触控电极一起驱动时，保证OLED的输出电流大小不变。根据这一要求，设计出的像素电路如图4所示，在该像素电路中，M3为驱动管(Driving TFT)，其余为开关管(Switching TFT),还有存储电容C。图5为图4所示像素电路所需要的时序要求，包括:复位信号Reset、栅线驱动信号Gate、发射控制信号EM、参考电位Vint、发光工作电压ELVDD、发光接地电压ELVSS和数据电压Vdata，这些驱动信号在触控阶段都做同步驱动，其中参考电位Vint和ELVDD需要通过FPC (Flexible Printed Circuit，软性线路板)外接输入，触控通道(TX channel)输出TX信号并连接至各个ELVSS，Vdata则是由源线(SourceLine)输出，容易实现同步驱动；而reset、Gate、EM三路信号是通过GOA单元输出时序信号，而目前的有机发光显示驱动芯片(AMOLED Driver IC)不支持输出reset和Gate线路输出同步驱动信号，本申请正是契合这种时序要求，提供一种最终输出栅极驱动时序的GOA单元。
[0042]如图6所示，为符合本申请的一种阵列基板行驱动单元(即栅线驱动电路)，该阵列基板行驱动单元包括:第一薄膜晶体管Tl，其第一端输入扫描第一帧起始信号STV1，其控制段输入第一时钟信号CKl ;第二薄膜晶体管T2，其第一端输入第一时钟信号CK1，其控制段连接至第一薄膜晶体管Tl的第二端；第三薄膜晶体管T3，其第一端连接至负电源输入脚(图中标注有VGL的输入脚)，其控制段输入第一时钟信号CKl ;第四薄膜晶体管T4，其第一端连接至正电源输入脚(图中标注有VGH的输入脚)，其控制段连接第三薄膜晶体管T3的第二端及第二薄膜晶体管T2的第二端；第五薄膜晶体管T5，其第一端输入与第一时钟信号CKl反相的第一控制信号CB1，其控制段连接第一薄膜晶体管Tl的第二端，其第二端与第四薄膜晶体管T4的第二端连接在一起，并形成栅线驱动信号的输出端(Gate Output);第六薄膜晶体管T6，其第一端连接至正电源输入脚，其控制段与第三薄膜晶体管T3的第二端及第二薄膜晶体管T2的第二端相连；第七薄膜晶体管T7，其第一端连接第六薄膜晶体管T6的第二端，其控制段输入第一控制信号CB1，其第二端连接第一薄膜晶体管Tl的第二端及第五薄膜晶体管T5的控制端；第一电容Cl，其两端分别与第五薄膜晶体管T5的控制端和第二端相连；第二电容C2，其两端分别与第四薄膜晶体管T4的控制端和第一端相连。
[0043]上述第一至第七薄膜晶体管(Tl?T7)均为P型薄膜晶体管，图7为图6所示阵列基板行驱动单元的时序图，其中，正电源输入脚在显示阶段输入关闭栅线有效电压，在触控阶段输入