Cmos goa电路的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种CMOS GOA电路。
【背景技术】
[0002]GOA(Gate Driver on Array)技术即阵列基板行驱动技术，是利用薄膜晶体管(Thin FilM Transistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式，具有降低生成产本和实现面板窄边框设计的优点，为多种显示器所使用。GOA电路具有两项基本功能:第一是输出扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当第N个扫描驱动信号输出完成后，通过时钟控制进行第N+1个扫描驱动信号的输出，并依次传递下去。
[0003]随着低温多晶娃(Low Temperature Poly-Silicon，LTPS)半导体薄膜晶体管的发展，LTPS TFT液晶显示器也越来越受关注。由于LTPS的硅结晶排列较非晶硅有次序，LTPS半导体具有超高的载流子迀移率，采用LTPS TFT的液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点，相应的，LTPS TFT液晶显示器的面板周边集成电路也成为显示技术关注的焦点。
[0004]图1所示为一种现有的CMOS GOA电路，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括:输入与锁存模块100、信号处理模块300、与输出缓冲模块400。
[0005]输入与锁存模块100接入上一级GOA单元的级传信号Q(N-1)、第一时钟信号CKl、及第一反相时钟信号XCK1，用于根据上一级GOA单元的级传信号Q(N-1)、第一时钟信号CKl、及第一反相时钟信号XCKl得到本级级传信号Q (N)，并对级传信号Q (N)进行锁存，将级传信号Q(N)输入信号处理模块300 ；
[0006]信号处理模块300接入级传信号Q (N)、第二时钟信号CK2、恒压高电位信号VGH、及恒压低电位信号VGL ;所述信号处理模块300用于对第二时钟信号CK2与级传信号Q(N)做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号G(N);
[0007]所述输出缓冲模块400电性连接信号处理模块300，用于增加扫描驱动信号G(N)的驱动能力，减小信号传输过程中的阻容负载(RC Loading)。
[0008]结合图1、图2，在图1所示的GOA电路正常工作之前，需要对级传信号和扫描驱动信号进行电位的复位清零处理，因此该现有的CMOS GOA电路的每一级GOA单元还包括一复位模块200。以第N级GOA单元为例，所述复位模块200包括一 P型TFT，该P型TFT的栅极接入复位信号Reset，源极接入恒压高电位信号VGH，漏极连接锁存模块300内反相器F的输入端，当复位信号Reset输入一低电位时，所述P型TFT导通，所述反相器F对恒压高电位信号VGH进行反相，从而拉低级传信号Q(N)的电位，再利用低电位的级传信号Q(N)使得扫描驱动信号G (N)转变为低电位，从而实现对级传信号Q (N)与扫描驱动信号G (N)的清零复位。STV信号为电路启动信号及输入第一级GOA单元的级传信号，由IC信号端引出。
[0009]上述现有的CMOS GOA电路，通过时钟信号和级传信号Q(N)进行逻辑门的控制，由信号处理模块300产生第N级GOA单元的扫描驱动信号G (N)。时钟信号线由IC侧引出，传输的过程中会经过很大的RC延时而造成时钟信号的变形。如图2所示，时钟信号的延时会造成信号处理模块300输出的延时，进而影响扫描驱动信号G(N)的输出，导致扫描驱动信号G(N)的RC延时较大。在进行高分辨率面板驱动时，较大的RC延时会造成面板的显示异常。
【发明内容】
[0010]本发明的目的在于提供一种CMOS GOA电路，能够减小扫描驱动信号波形的上升、下降时间，降低阻容负载，提高显示面板的稳定性。
[0011]为实现上述目的，本发明提供了一种CMOS GOA电路，包括级联的多个GOA单元；
[0012]设N为正整数，第N级GOA单元包括:输入与锁存模块、电性连接输入与锁存模块的信号处理模块、电性连接信号处理模块的输出缓冲模块、及电性连接输出缓冲模块与信号处理模块的反馈调节模块；
[0013]所述输入与锁存模块接入上一级第N-1级GOA单元的级传信号、第一时钟信号、及第一反相时钟信号，用于将第N-1级GOA单元的级传信号进行反相，得到反相级传信号，再将反相级传信号进行反相得到级传信号，并对级传信号进行锁存；
[0014]所述信号处理模块接入级传信号、第二时钟信号、恒压高电位信号、及恒压低电位信号，用于对第二时钟信号与级传信号做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号；
[0015]所述输出缓冲模块包括依次串联的奇数个第一反相器，用于输出扫描驱动信号并增加扫描驱动信号的驱动能力；
[0016]所述反馈调节模块包括第五P型TFT、及第六N型TFT ;所述第五P型TFT的栅极电性连接于所述输出缓冲模块中首个第一反相器的输出端，源极接入恒压高电位信号，漏极电性连接于所述输出缓冲模块中首个第一反相器的输入端与信号处理模块的输出端，用于增强信号处理模块的上拉能力，减小扫描驱动信号的下降时间；所述第六N型TFT的栅极电性连接于所述输出缓冲模块中首个第一反相器的输出端，源极接入恒压低电位信号，用于增强信号处理模块的下拉能力，减小扫描驱动信号的上升时间。
[0017]所述信号处理模块包括:第一 N型TFT，所述第一 N型TFT的栅极接入第二时钟信号，源极接入恒压低电位信号；第二 N型TFT，所述第二 N型TFT的栅极接入级传信号，源极电性连接于第一 N型TFT的漏极，漏极电性连接于该信号处理模块的输出端；第三P型TFT，所述第三P型TFT的栅极接入级传信号，源极接入恒压高电位信号，漏极电性连接于该信号处理模块的输出端；第四P型TFT，所述第四P型TFT的栅极接入第二时钟信号，源极接入恒压高电位信号，漏极电性连接于该信号处理模块的输出端。
[0018]可选的，所述第六N型TFT的漏极电性连接于所述第一 N型TFT的漏极与第二 N型TFT的源极。
[0019]可选的，所述第六N型TFT的漏极电性连接于所述输出缓冲模块中首个第一反相器的输入端与信号处理模块的输出端。
[0020]所述输入与锁存模块包括:
[0021]—时钟控制输入电路，所述时钟控制输入电路的两控制端分别接入第一时钟信号、第一反相时钟信号，输入端接入上一级第N-1级GOA单元的级传信号，输出端将上一级第N-1级GOA单元的级传信号的反相结果作为反相级传信号输出；
[0022]—第二反相器，所述第二反相器的输入端接入反相级传信号，输出端输出级传信号;
[0023]—时钟控制锁存电路，所述时钟控制锁存电路的两控制端分别接入第一时钟信号、第一反相时钟信号，输入端接至级传信号，输出端将级传信号的反相结果接至反相级传信号。
[0024]所述输入与锁存模块还包括一第三反相器，所述第一反相时钟信号由第一时钟信号经该第三反相器反相得到。
[0025]所述CMOS GOA电路还包括一复位模块，所述复位模块具有一第七P型TFT，所述第七P型TFT的栅极接入复位信号，源极接入恒压高电位信号，漏极接入所述第二反相器的输入端。
[0026]在第一级GOA单元中，所述时钟控制输入电路的输入端接入电路启动信号。
[0027]优选的，所述输出缓冲模块包括依次串联的三个第一反相器，最靠近信号处理模块的第一反相器的输入端电性连接信号处理模块的输出端，最远离信号处理模块的第一反相器的输出端输出扫描驱动信号。
[0028]本发明的有益效果:本发明提供的一种CMOS GOA电路，通过在各级GOA单元中设置电性连接输出缓冲模块与信号处理模块的反馈调节模块，使得在扫描驱动信号变为高电位时，通过反馈调节模块中第六N型TFT的正反馈作用使得信号处理模块的下拉能力增强，从而减少扫描驱动信号波形的上升时间；在扫描驱动信号作用完毕变为低电位时，通过反馈调节模块中第五P型TFT的正反馈作用使得信号处理模块的上拉能力增强，从而减少扫描驱动信号波形的下降时间；即能够降低扫描驱动信号的阻容负载，提高驱动高分辨率显示面板时的稳定性。
[0029]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【附图说明】
[0030]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[