级传信号XQ(I)，经所述第二反相器F2反相后，级传信号Q(I)为高电位，且在第一时钟信号CKl转变为低电位、第一反相时钟信号XCKl转变高电位后，由时钟控制锁存电路12锁存级传信号Q(I)仍为高电位，第二 N型TFT T2导通；随着第二时钟信号CK2变为高电位，第一 N型TFT Tl导通，信号处理模块2的输出端A(I)的电位为低电位；经输出缓冲模块3内依次串联的三个第一反相器Fl的反向作用，扫描驱动信号G(I)为高电位。之后，第二级GOA单元接收第一级GOA单元的级传信号Q(I)进行扫描驱动，以此类推，直至最后一级GOA单元完成扫描驱动。
[0049]请参阅图5，为本发明的CMOS GOA电路的第二实施例，该第二实施例与第一实施例的不同之处在于，所述反馈调节模块4中第六N型TFT T6的漏极电性连接于输出缓冲模块3中首个第一反相器Fl的输入端与信号处理模块2的输出端A(N)。
[0050]结合图5与图7，当产生高电位的扫描驱动信号G(N)时，即第一 N型TFT Tl和第二 N型TFT T2为导通状态，信号处理模块2的输出端A (N)的电位为低电位时，经过输出缓冲模块3内首个第一反相器Fl之后输出变成高电位，使得第六N型TFT T6导通，第五P型TFT T5断开，此时，第六N型TFT T6、第一 N型TFT Tl与第二 N型TFT T2分别构成一下拉通路，通过T6的正反馈调节使得信号处理模块2的下拉能力增强，扫描驱动信号G (N)波形的上升时间减少。
[0051]其它结构与工作过程均与第一实施例相同，此处不再重复描述。
[0052]特别地，如图6所示，在第一级GOA单元中，所述时钟控制输入电路11的输入端同样接入电路启动信号STV。
[0053]综上所述，本发明的CMOS GOA电路，通过在各级GOA单元中设置电性连接输出缓冲模块与信号处理模块的反馈调节模块，使得在扫描驱动信号变为高电位时，通过反馈调节模块中第六N型TFT的正反馈作用使得信号处理模块的下拉能力增强，从而减少扫描驱动信号波形的上升时间；在扫描驱动信号作用完毕变为低电位时，通过反馈调节模块中第五P型TFT的正反馈作用使得信号处理模块的上拉能力增强，从而减少扫描驱动信号波形的下降时间；即能够降低扫描驱动信号的阻容负载，提高驱动高分辨率显示面板时的稳定性。
[0054]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
【主权项】
1.一种CMOS GOA电路，其特征在于，包括级联的多个GOA单元； 设N为正整数，第N级GOA单元包括:输入与锁存模块(I)、电性连接输入与锁存模块(I)的信号处理模块⑵、电性连接信号处理模块⑵的输出缓冲模块⑶、及电性连接输出缓冲模块(3)与信号处理模块(2)的反馈调节模块(4); 所述输入与锁存模块(I)接入上一级第N-1级GOA单元的级传信号(Q(N-1))、第一时钟信号(CKl)、及第一反相时钟信号(XCKl)，用于将第N-1级GOA单元的级传信号(Q(N-1))进行反相，得到反相级传信号(XQ(N))，再将反相级传信号(XQ(N))进行反相得到级传信号(Q(N))，并对级传信号(Q(N))进行锁存; 所述信号处理模块(2)接入级传信号(Q(N))、第二时钟信号(CK2)、恒压高电位信号(VGH)、及恒压低电位信号(VGL)，用于对第二时钟信号(CK2)与级传信号(Q(N))做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号(G(N)); 所述输出缓冲模块(3)包括依次串联的奇数个第一反相器(Fl)，用于输出扫描驱动信号(G(N))并增加扫描驱动信号(G(N))的驱动能力; 所述反馈调节模块(4)包括第五P型TFT (T5)、及第六N型TFT (T6);所述第五P型TFT(T5)的栅极电性连接于所述输出缓冲模块(3)中首个第一反相器(Fl)的输出端，源极接入恒压高电位信号(VGH)，漏极电性连接于所述输出缓冲模块(3)中首个第一反相器(Fl)的输入端与信号处理模块⑵的输出端(A(N))，用于增强信号处理模块⑵的上拉能力，减小扫描驱动信号(G(N))的下降时间；所述第六N型TFT(T6)的栅极电性连接于所述输出缓冲模块⑶中首个第一反相器(Fl)的输出端，源极接入恒压低电位信号(VGL)，用于增强信号处理模块(2)的下拉能力，减小扫描驱动信号(G(N))的上升时间。2.如权利要求1所述的CMOSGOA电路，其特征在于，所述信号处理模块(2)包括:第一 N型TFT (Tl)，所述第一 N型TFT (Tl)的栅极接入第二时钟信号(CK2)，源极接入恒压低电位信号(VGL);第二 N型TFT (T2)，所述第二 N型TFT (T2)的栅极接入级传信号(Q (N))，源极电性连接于第一 N型TFT(Tl)的漏极，漏极电性连接于该信号处理模块(2)的输出端(A (N));第三P型TFT (T3)，所述第三P型TFT (T3)的栅极接入级传信号(Q (N))，源极接入恒压高电位信号(VGH)，漏极电性连接于该信号处理模块(2)的输出端(A(N));第四P型TFT (T4)，所述第四P型TFT (T4)的栅极接入第二时钟信号(CK2)，源极接入恒压高电位信号(VGH)，漏极电性连接于该信号处理模块(2)的输出端(A(N))。3.如权利要求2所述的CMOSGOA电路，其特征在于，所述第六N型TFT (T6)的漏极电性连接于所述第一 N型TFT (Tl)的漏极与第二 N型TFT (T2)的源极。4.如权利要求2所述的CMOSGOA电路，其特征在于，所述第六N型TFT (T6)的漏极电性连接于所述输出缓冲模块(3)中首个第一反相器(Fl)的输入端与信号处理模块(2)的输出端(A(N)) ο5.如权利要求1所述的CMOSGOA电路，其特征在于，所述输入与锁存模块⑴包括: 一时钟控制输入电路(11)，所述时钟控制输入电路(11)的两控制端分别接入第一时钟信号(CKl)、第一反相时钟信号(XCKl)，输入端接入上一级第N-1级GOA单元的级传信号(Q (N-1))，输出端将上一级第N-1级GOA单元的级传信号(Q(N-1))的反相结果作为反相级传信号(XQ(N))输出； 一第二反相器(F2)，所述第二反相器(F2)的输入端接入反相级传信号(XQ(N))，输出端输出级传信号(Q(N)); 一时钟控制锁存电路(12)，所述时钟控制锁存电路(12)的两控制端分别接入第一时钟信号(CKl)、第一反相时钟信号(XCKl)，输入端接至级传信号(Q(N))，输出端将级传信号(Q(N))的反相结果接至反相级传信号(XQ(N))。6.如权利要求5所述的CMOSGOA电路，其特征在于，所述输入与锁存模块⑴还包括一第三反相器(F3)，所述第一反相时钟信号(XCKl)由第一时钟信号(CKl)经该第三反相器(F3)反相得到。7.如权利要求5所述的CMOSGOA电路，其特征在于，还包括一复位模块(5)，所述复位模块(5)具有一第七P型TFT (T7)，所述第七P型TFT (T7)的栅极接入复位信号(Reset)，源极接入恒压高电位信号(VGH)，漏极接入所述第二反相器(F2)的输入端。8.如权利要求5所述的CMOSGOA电路，其特征在于，在第一级GOA单元中，所述时钟控制输入电路(11)的输入端接入电路启动信号(STV)。9.如权利要求2所述的CMOSGOA电路，其特征在于，所述输出缓冲模块(3)包括依次串联的三个第一反相器(Fl)，最靠近信号处理模块(2)的第一反相器(Fl)的输入端电性连接信号处理模块(2)的输出端(A(N))，最远离信号处理模块(2)的第一反相器(Fl)的输出端输出扫描驱动信号(G (N))。
【专利摘要】本发明提供一种CMOS？GOA电路，通过在各级GOA单元中设置电性连接输出缓冲模块(3)与信号处理模块(2)的反馈调节模块(4)，使得在扫描驱动信号(G(N))变为高电位时，通过反馈调节模块(4)中第六N型TFT(T6)的正反馈作用使得信号处理模块(2)的下拉能力增强，从而减少扫描驱动信号(G(N))波形的上升时间；在扫描驱动信号(G(N))作用完毕变为低电位时，通过反馈调节模块(4)中第五P型TFT(T5)的正反馈作用使得信号处理模块(2)的上拉能力增强，从而减少扫描驱动信号(G(N))波形的下降时间；即能够降低扫描驱动信号(G(N))的阻容负载，提高驱动高分辨率显示面板时的稳定性。
【IPC分类】G09G3/36
【公开号】CN105185338
【申请号】CN201510629067
【发明人】赵莽
【申请人】武汉华星光电技术有限公司
【公开日】2015年12月23日
【申请日】2015年9月28日