的栅极电性连接于第一恒压电位，源极电性连接于第三节点，漏极电性连接于第一节点；
[0023]所述输出单元包括:第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接于第一节点，源极电性连接于第M条时钟信号，漏极电性连接于输出端；以及第一电容，所述第一电容的一端电性连接于第一节点，另一端电性连接于输出端；
[0024]所述第二节点控制单元包括:第四薄膜晶体管，所述第四薄膜晶体管的栅极电性连接于第三节点，源极电性连接于第M+2条时钟信号，漏极电性连接于第二节点；以及第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接于第M+2条时钟信号，源极电性连接于第一恒压电位，漏极电性连接于第二节点；
[0025]所述第一节点下拉单元包括:第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接于第M条时钟信号，源极电性连接于第七薄膜晶体管的漏极，漏极电性连接于第三节点；以及第七薄膜晶体管，所述第七薄膜晶体管的栅极电性连接于第二节点，源极电性连接于第二恒压电位；
[0026]所述下拉维持单元包括:第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接于第二节点，源极电性连接于第二恒压电位，漏极电性连接于输出端；以及第二电容，所述第二电容的一端电性连接于第二节点，另一端电性连接于第二恒压电位；
[0027]所述全局控制单元包括:第十一薄膜晶体管，所述第十一薄膜晶体管的栅极电性连接于全局控制信号，源极电性连接于第二恒压电位，漏极电性连接于第二节点；以及第十二薄膜晶体管，所述第十二薄膜晶体管的栅极与源极均电性连接于全局控制信号，漏极电性连接于输出端；
[0028]所述级传下拉单元包括:第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接于第二节点，源极电性连接于第二恒压电位，漏极电性连接于级传端；
[0029]所述级传单元包括:第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接于第一节点，源极电性连接于第M条时钟信号，漏极电性连接于级传端；
[0030]所述全局控制辅助单元包括:第十三薄膜晶体管，所述第十三薄膜晶体管的栅极电性连接于输出端，源极电性连接于第十四薄膜晶体管的漏极，漏极电性连接于级传端；以及第十四薄膜晶体管，所述第十四薄膜晶体管的栅极电性连接于全局控制信号，源极电性连接于第二恒压电位。
[0031]可选的，各个薄膜晶体管均为N型低温多晶硅半导体薄膜晶体管，所述第一恒压电位为恒压高电位，第二恒压电位为恒压低电位。
[0032]所述全局控制信号提供高电位时，所有GOA单元的输出端同时输出高电位，同时所有GOA单元的级传端同时输出低电位。
[0033]可选的，各个薄膜晶体管均为P型低温多晶硅半导体薄膜晶体管，所述第一恒压电位为恒压低电位，第二恒压电位为恒压高电位。
[0034]所述全局控制信号提供低电位时，所有GOA单元的输出端同时输出低电位，同时所有GOA单元的级传端同时输出高电位。
[0035]在第一级GOA单元和第二级GOA单元中，所述第一薄膜晶体管Tl的源极均电性连接于电路的起始信号STV。
[0036]所述GOA电路包括四条时钟信号:第一、第二、第三、及第四条时钟信号；当所述第M条时钟信号为第三条时钟信号时，第M+2条时钟信号为第一条时钟信号；当所述第M条时钟信号为第四条时钟信号时，第M+2条时钟信号为第二条时钟信号。
[0037]所述第一、第二、第三、及第四条时钟信号脉冲周期相同，所述第一条时钟信号的第一个脉冲信号首先产生，所述第一条时钟信号的第一个脉冲信号结束的同时所述第二条时钟信号的第一个脉冲信号产生，所述第二条时钟信号的第一个脉冲信号结束的同时所述第三条时钟信号的第一个脉冲信号产生，所述第三条时钟信号的第一个脉冲信号结束的同时所述第四条时钟信号的第一个脉冲信号产生，所述第四条时钟信号的第一个脉冲信号结束的同时所述第一条时钟信号的第二个脉冲信号产生。
[0038]本发明还提供一种液晶显示装置，包括上述GOA电路。
[0039]本发明的有益效果:本发明提供的一种GOA电路，通过增设级传单元和级传下拉单元，并对全局控制辅助单元进行改进，采用级传单元的级传端输出的不同于扫描驱动信号的信号作为级传信号，采用全局控制辅助单元在全部GOA单元的输出端同时输出扫描驱动信号的期间稳定级传端的电位，使得级传端输出的信号与扫描驱动信号的电位相反，在完成全局控制全部GOA单元的输出端同时输出的功能后，能够避免现有技术中以GOA单元输出的扫描驱动信号作为级传信号所导致的电路失效问题，消除GOA电路级传过程中的冗余脉冲，保证GOA电路正常工作，提升液晶显示装置的工作稳定性。本发明的液晶显示装置包括上述GOA电路，具有良好的工作稳定性。
【附图说明】
[0040]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
[0041 ] 附图中，
[0042]图1为现有的一种GOA电路的电路图；
[0043]图2为图1所不GOA电路的时序图；
[0044]图3为本发明的GOA电路的第一实施例的电路图；
[0045 ]图4为图3所不GOA电路的时序图；
[0046]图5为图3所示GOA电路的第一级GOA单元的电路图；
[0047]图6为图3所示GOA电路的第二级GOA单元的电路图；
[0048]图7为本发明的GOA电路的第二实施例的电路图；
[0049]图8为图7所示GOA电路的第一级GOA单元的电路图；
[0050]图9为图7所示GOA电路的第二级GOA单元的电路图。
【具体实施方式】
[0051]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0052]请参阅图3或图7，本发明首先提供一种GOA电路，包括级联的多级GOA单元，每一级GOA单元均包括:控制输入单元100、稳压单元200、输出单元300、第二节点控制单元400、第一节点下拉单元500、下拉维持单元600、全局控制单元700、级传下拉单元800、级传单元900、及全局控制辅助单元1000。
[0053]设N为正整数，除第一级与第二级GOA单元外，在第N级GOA单元中:
[0054]所述控制输入单元100包括:第一薄膜晶体管Tl，所述第一薄膜晶体管Tl的栅极电性连接于第M+2条时钟信号CK(M+2)，源极电性连接于上两级第N-2级GOA单元的级传端ST(N-2)，漏极电性连接于第三节点K (N);
[0055]所述稳压单元200包括:第二薄膜晶体管T2，所述第二薄膜晶体管T2的栅极电性连接于第一恒压电位，源极电性连接于第三节点K(N)，漏极电性连接于第一节点Q(N);
[0056]所述输出单元300包括:第三薄膜晶体管T3，所述第三薄膜晶体管T3的栅极电性连接于第一节点Q(N)，源极电性连接于第M条时钟信号CK(M)，漏极电性连接于输出端G(N);以及第一电容Cl，所述第一电容Cl的一端电性连接于第一节点Q(N)，另一端电性连接于输出端G(N)；
[0057]所述第二节点控制单元400包括:第四薄膜晶体管T4，所述第四薄膜晶体管T4的栅极电性连接于第三节点K(N)，源极电性连接于第M+2条时钟信号CK(M+2)，漏极电性连接于第二节点P(N);以及第八薄膜晶体管T8，所述第八薄膜晶体管T8的栅极电性连接于第M+2条时钟信号CK(M+2)，源极电性连接于第一恒压电位，漏极电性连接于第二节点P(N);
[0058]所述第一节点下拉单元500包括:第六薄膜晶体管T6，所述第六薄膜晶体管T6的栅极电性连接于第M条时钟信号CK(M)，源极电性连接于第七薄膜晶体管T7的漏极，漏极电性连接于第三节点K(N);以及第七薄膜晶体管T7，所述第七薄膜晶体管T7的栅极电性连接于第二节点P(N)，源极电性连接于第二恒压电位；
[0059]所述下拉维持单元600包括:第五薄膜晶体管T5，所述第五薄膜晶体管T5的栅极电性连接于第二节点P(N)，源极电性连接于第二恒压电位，漏极电性连接于输出端G(N);以及第二电容C2，所述第二电容C2的一端电性连接于第二节点P(N)，另一端电性连接于第二恒压电位；
[0060]所述全局控制单元700包括:第十一薄膜晶体管T11，所述第十一薄膜晶体管TlI的栅极电性连接于全