专利名称：一种保护掩模板的方法
技术领域：
本发明涉及用于保护集成电路制造中掩模板的方法，尤其涉及一种可以满足 193nm光刻技术以上工艺代和EUV (Extreme Ultraviolet，超紫外线)技术需求采用的保护掩模板方法。
背景技术：
掩模板在半导体芯片制作过程中，掩模板上常常会受到污染。对于表面有受污染的掩模板来说，污染会对由掩模板的制成的产品带来缺陷。污染物会使得掩模板和其上面覆盖的薄膜之间产生空隙，从而导致半导体芯片的质量低下，严重的会使得半导体芯片的作废。中国专利CN1856739A披露了一种用于补偿重力对用于保护掩模板免受污染的薄膜的影响的方法和设备。该方法包括在掩模板上方提供薄膜片以便限定其间具有空间的包围，以及调节空间中的气压以补偿重力对薄膜片影响。该方法中调节气压步骤包括提供活塞装置的步骤，活塞装置包括外壳内的活塞元件以便限定腔室，腔室与薄膜片和掩模板之间的空间进行气体交换，由此活塞元件的移动导致包围内的气压的调节，以便补偿重力对于薄膜片的影响。中国专利CN1994589A披露了一种用于清洁TFT-IXD (薄膜晶体管-液晶显示器) 工业用大型光刻掩模板的方法。利用高压空气枪，辅助聚合物清洁棒和工业用棉棒的方法， 并适时利用辅助试剂丙酮和纯水，达到有效清除光刻掩模板表面的微小异物颗粒和污渍的效果。现在常规保护掩模板的办法是直接在由衬底和铬层所形成的掩模板上直接沉积一层高分子有机物保护层，但是这样可能对于掩模板中的铬层造成一定的损伤。铬层在一定程度上被不规则的氧化，掩模板上的污渍使得掩模板和其上的有机物保护层之间产生空隙。上面提供的方法都比较麻烦，对于半导体的生产会造成制造成本的增加。如果能实现采用简单的工艺方法来实现，那将可以满足193nm以上各工艺代得需求，同时也可以满足新兴起的EUV工艺所需要的需求。
发明内容
本发明提供一种保护掩模板的方法，改变原先仅仅在掩模板的表面淀积一层高分子有机薄膜的保护方法，在掩模板上的铬层设置一层致密的保护层，再在掩模板上淀积保护层。使得掩模板上不会留有污渍，有效阻止铬层得进一步氧化，以及掩模板上污渍的产生。为了实现上述目的提供一种保护掩模板的方法，其特征在于，包括以顺序下步骤 将在掩模板上所设置的铬层用强酸进行化学钝化处理，形成一层覆盖在铬层上的致密的氧化层；利用化学气相沉积法，沉积一层薄膜覆盖在所述掩模板所包含的衬底上，同时该薄膜还覆盖在表面形成有氧化层的铬层之上。
本发明采用化学钝化方法，先在掩模板表面的铬层形成氧化层，在形成该氧化层之后通过化学气相沉积的方法沉积一薄层的氮化硅钝化层，以阻止铬层进一步的氧化和掩模板上污渍的产生。由于浓硫酸、浓硝酸在常温下与许多金属接触后会，在表面反应形成一层致密的氧化物保护膜，会防止浓硫酸、浓硝酸进一步的反应。由此，本发明中所选用的强酸选用浓硝酸和/或浓硫酸，浓硫酸的浓度优选为98wt%以上，浓硝酸的浓度优选为65wt% 以上。更优选浓硫酸的浓度优选为99wt%以上，浓硝酸的浓度优选为70wt%以上。整个钝化反应时间对掩模板上形成致密的氧化层有着重要的影响。钝化时间过短，形成的氧化层将无法形成紧密的氧化层。钝化时间过长，浓硫酸和浓硝酸将对掩模板造成一定的损伤。钝化反应的时间大致控制在1500秒以内，优选控制在广1200秒内，最好钝化反应的时间控制在广600秒。本发明提供的方法中，其中提到氧化层和衬底上覆盖的薄膜为氮化硅。氮化硅薄膜厚度控制在IOA 500A之间。本发明提供一种保护掩模板的方法，该方法可以通过简单的化学钝化方法在掩模板表面的铬层形成氧化层，在形成该氧化层之后通过化学气相沉积的方法沉积一薄层的氮化硅。本发明提供的方法有效得阻止铬层进一步的氧化和掩模板上污渍的产生，减少了因掩模板有污渍而造成的损失，在掩模板实际使用时，只需通过化学方法除去表面的氮化硅钝化薄膜层即可。
图1是本发明提供的保护掩模板的方法中进行钝化反应后掩模板的结构示意图。图2是本发明提供的保护掩模板的方法中在掩模板上淀积一氮化硅层后的结构示意图。
具体实施例方式本发明提供的一种保护掩模板的方法，本方法包括通过化学钝化的方法在掩模板表面的铬层形成氧化层，在形成该氧化层之后通过化学气相沉积的方法沉积一薄层的氮化硅钝化层，以阻止铬层进一步的氧化和掩模板上污渍的产生。由于浓硫酸、浓硝酸在常温下与许多金属接触后会，在表面反应形成一层致密的氧化物保护膜，会防止浓硫酸、浓硝酸进一步的反应。浓硫酸和浓硝酸与铬层反应的方程式如下所示。Cr + 6 浓 H2SO4 - Cr2 (SO4) 3 + 3S02 个 + 6H20 Cr + 4 浓 HNO3 一“- Cr (NO3) 3 + NO2 个 + 2H20
掩模板表面进行化学钝化处理的同时，掩模板上的其他污渍也同时被清除。之后在氧化层上沉积的氮化硅薄层进一步阻止铬层得被氧化，从而达到全面保护掩模板的作用。下面对通过具体的实施例对本发明保护掩模板的方法做进一步详细说明，以便更好理解本发明，但下述并不限制本发明范围。实施例1
在衬底1的上方设有铬层2，衬底1和铬层2 —起形成掩模板。用浓度为99%的浓硫酸对掩模板进行处理，掩模板上的铬层2与浓硫酸发生的化学钝化反应，在掩模板的表面形成氧化3。在化学钝化反应中，铬层2上的氧化层3厚度随着处理的时间加长而增厚，整个化学钝化反应时间控制在360秒到400秒之间。如化学钝化处理时间太过于短，势必造成铬层2部分未形成致密的氧化层3的情况，这样处理对于半导体的生产是极其不利的。化学钝化处理后的掩模板的结构如图1所示。之后在掩模板表面上的氧化层3和衬底1之上通过化学气相沉积的方法沉积一层氮化硅薄膜层4。在掩模板表面上形成的氮化硅薄层4，其厚度在300A至400A之间。被覆盖氮化硅薄层掩模板的结构如图2所示。实施例2
在衬底1的上方设有铬层2，衬底1和铬层2 —起形成掩模板。用浓度为75%的浓硝酸对掩模板进行处理，掩模板上的铬层2与浓硫酸发生的化学钝化反应，在掩模板的表面形成氧化3。在化学钝化反应中，铬层2上的氧化层3厚度随着处理的时间加长而增厚，整个化学钝化反应时间控制在500秒到600秒之间。如化学钝化处理时间太过于短，势必造成铬层2部分未形成致密的氧化层3的情况，这样处理对于半导体的生产是极其不利的。化学钝化处理后的掩模板的结构如图1所示。之后在掩模板表面上的氧化层3和衬底1之上通过化学气相沉积的方法沉积一层氮化硅薄膜层4。在掩模板表面上形成的氮化硅薄层4，其厚度在450A至500A之间。被覆盖氮化硅薄层掩模板的结构如图2所示。本发明通过化学钝化方法在掩模板表面的铬层2形成氧化层3，在形成该氧化层3 之后通过化学气相沉积的方法沉积一薄层的氮化硅层4，以阻止铬层2进一步的氧化和掩模板上沾污的产生。在掩模板实际使用时，只需通过化学方法除去表面的氮化硅钝化层即可。工艺步骤简单而有效，保护了掩模板的表面，阻止外部颗粒污渍掩模板所导致的产品品质下降。以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种保护掩模板的方法，其特征在于，包括以顺序下步骤将在掩模板上所设置的铬层用强酸进行化学钝化处理，形成一层覆盖在铬层上的致密的氧化层；利用化学气相沉积法，沉积一层薄膜覆盖在所述掩模板所包含的衬底上，同时该薄膜还覆盖在表面形成有氧化层的铬层之上。
2.根据权利要求1所述的方法，其特征在于，所述强酸选用浓硫酸。
3.根据权利要求1所述的方法，其特征在于，所述强酸选用浓硝酸。
4.根据权利要求2所述的方法，其特征在于，所述浓硫酸的浓度在98wt%以上。
5.根据权利要求3所述的方法，其特征在于，所述浓硝酸的浓度在65wt%以上。
6.根据权利要求1所述的方法，其特征在于，在进行化学钝化处理过程中，铬层与强酸发生钝化反应所持续的时间控制在广600秒之间。
7.根据权利要求1所述的方法，其特征在于，所述氧化层上覆盖的薄膜为氮化硅。
8.根据权利要求7所述的方法，其特征在于，所述的氮化硅薄膜厚度为ιοΑΙοοΑ。
全文摘要
本发明提供一种保护掩模板的方法，其特征在于，包括以顺序下步骤将在掩模板上所设置的铬层用强酸进行化学钝化处理，形成一层覆盖在铬层上的致密的氧化层；利用化学气相沉积法，沉积一层薄膜覆盖在所述掩模板所包含的衬底上，同时该薄膜还覆盖在表面形成有氧化层的铬层之上。本发明提供的方法有效得阻止铬层进一步的氧化和掩模板上污渍的产生，减少了因掩模板有污渍而造成的损失，在掩模板实际使用时，只需通过化学方法除去表面的氮化硅薄膜层即可。
文档编号G03F1/48GK102426411SQ20111018345
公开日2012年4月25日 申请日期2011年7月1日 优先权日2011年7月1日
发明者周军 申请人:上海华力微电子有限公司