一种阵列基板、显示装置的制造方法
【技术领域】
[0001]本发明涉及薄膜晶体管(Thin Film Transistor，TFT)显示技术领域，特别是涉及一种阵列基板及包括该阵列基板的显示装置。
【背景技术】
[0002]阵列基板，又称为TFT基板，具有体积小、功耗低等特点，在当前的显示器领域占据了主导地位。
[0003]目前的TFT基板上包括像素阵列，像素阵列包括多个阵列式排布的像素单元，每个像素单元内设置TFT开关以及像素电极。TFT开关的功能是一个三端开关管，一端是栅极，对应栅极线；一端是源极，对应数据线；一端是漏极，对应像素电极。阵列基板上还包括栅极驱动电路和数据驱动电路，栅极驱动电路向栅极线输入扫描信号，数据驱动电路向数据线输入数据信号。栅极驱动电路和数据驱动电路设置在像素阵列以外的区域。
[0004]图1是现有技术中一种阵列基板的俯视图。如图1，阵列基板1包括像素阵列2，多条栅极线4和多条数据线3。栅极线4和数据线3需要连接至驱动芯片6，驱动芯片6为栅极线4和数据线3提供驱动信号。栅极线4通过栅极线连接部4-1连接至驱动芯片6，栅极线连接部4-1设置在像素阵列2的两侧，因此栅极线连接部4-1在阵列基板1上占用了一部分区域，导致阵列基板1的边框较宽。
【发明内容】
[0005]有鉴于此，本发明提供一种阵列基板及包括该阵列基板的显示装置。
[0006]本发明提供一种阵列基板，包括:像素阵列，所述像素阵列包括多个像素单元，所述像素单元以m行Xn列的矩阵方式排布，m和η均为正整数；
[0007]所述阵列基板还包括多条沿行方向延伸的栅极线，多条沿列方向延伸的数据线和扫描线，扫描线与栅极线中的一条连接且与其余的栅极线绝缘；
[0008]第一走线区和第二走线区，相邻两列像素单元之间为第一走线区或者第二走线区，并且第一走线区和第二走线区沿行方向交替排布；每个第一走线区中设有两条数据线，每个第二走线区中设有至多一条扫描线。
[0009]本发明还提供一种显示装置，包括:本发明所提供的阵列基板。
[0010]与现有技术相比，本发明至少具有如下突出的优点之一:不仅窄边框；而且扫描线与数据线平行设置且在扫描线和数据线间设置了像素单元，减少了二者之间的干扰，即降低了数据线上电压耦合，解决了显示装置在中低灰阶时出现部分像素过亮的情况。
【附图说明】
[0011]图1是现有技术中一种阵列基板的俯视图；
[0012]图2是本发明中一种阵列基板的俯视图；
[0013]图3是本发明中再一种阵列基板的俯视图；
[0014]图4是本发明中又一种阵列基板的俯视图；
[0015]图5是一种像素单元的俯视图；
[0016]图6是图5中沿AA’线和BB’线的剖视图；
[0017]图7是再一种像素单元的俯视图；
[0018]图8是图7中沿CC’线和DD’线的剖视图；
[0019]图9是又一种像素单元的俯视图；
[0020]图10是图9中沿EE’线和FF’线的剖视图；
[0021]图11是本发明中又一种阵列基板的俯视图；
[0022]图12是沿图11中GG’线的剖视图；
[0023]图13是本发明中又一种阵列基板的俯视图；
[0024]图14是沿图13中HH’线的剖视图；
[0025]图15是图9中沿EE’线和FF’线的另一种剖视图；
[0026]图16是又一种像素单元的俯视图；
[0027]图17是图16中沿II’线和JJ’线的剖视图；
【具体实施方式】
[0028]为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。
[0029]需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的【具体实施方式】的限制。
[0030]图2是本发明中一种阵列基板的示意图。请参考图2，阵列基板100包括像素阵列110，像素阵列110包括多个像素单元111。需要说明的是，像素单元111包括栅极、源极、漏极组成的薄膜晶体管、像素电极等结构，为了图示简洁，突出本发明的内容，在图2中以本领域常用的简图示意了每一像素单元中的薄膜晶体管、像素电极等结构。多个像素单元111以m行Xn列的矩阵方式排布，m和η均为正整数。
[0031]阵列基板100还包括多条沿行方向X延伸的栅极线10和多条沿列方向Υ延伸的数据线20，栅极线10和数据线20用于驱动像素单元111。阵列基板100还包括多条沿列方向Υ延伸的扫描线30。扫描线30与栅极线10中的一条连接，与其余的栅极线10绝缘。需要说明的是，在本发明中，所述行方向X和列方向Υ互相垂直，但本发明对此不做限制。
[0032]阵列基板100还包括第一走线区120和第二走线区130，相邻两列像素单元111之间为第一走线区120或第二走线区130，所述第一走线区120和第二走线区130沿着行方向X交替排布，每个第一走线区120中设有两条数据线20，每条数据线20都与其相邻的，即距离最近的一列像素单元111连接。每个第二走线区130中设有一条扫描线30。
[0033]本发明中，存在当第二走线区130的数量多于扫描线30的数量的情况，请参考图3，图3与图2的不同之处在于，当第二走线区130的数量多于扫描线30的数量，部分第二走线区130-1中不设置扫描线，因此本发明中第二走线区130中设有至多一条扫描线30。
[0034]本发明中，阵列基板100还包括虚拟线(dummy线)。如图4，以m = 5，η = 14为例，像素阵列100内包括5条栅极线10和5条扫描线30，6个第二走线区130，其中5个第二走线区130中设置一条扫描线30，因此多余出一个第二走线区130-2不设置扫描线。当第二走线区130-2不设置扫描线时，存在数据线20对像素单元111的不平衡影响，为了避免这种影响，在第二走线区130-2内可以设置一条虚拟线50，用以平衡像素电极受到的电容耦合效应，提高显示品质。虚拟线50的设置方式与扫描线30相同，均为沿列方向Y延伸，但实质上虚拟线50并不与栅极线10连接，可以悬空设置也可以接入1/2V的电压。设置扫描线30的第二走线区130和设置虚拟线50的第二走线区130-2可以任意组合分布。
[0035]本发明中，存在当第二走线区130的数量少于扫描线30的数量的情况，可以将多余的扫描线30设置在像素阵列110的一侧或两侧。
[0036]本发明中，优选的第一列像素单元和第二列像素单元之间为第一走线区，如果η为奇数时，第η列像素单元单独设置一根数据线20。当第一列像素单元和第二列像素单元之间为第二走线区时，需要为第一列和/或第η列像素单元单独设置一根数据线20。
[0037]请继续参考图4，在本发明中，第一基板100上还设有数据驱动电路140和扫描驱动电路150，每条数据线20连接至数据驱动电路140，数据驱动电路140为数据线20提供数据信号；每条栅极线10通过扫描线30连接至所述扫描驱动电路150，扫描驱动电路150为栅极线10提供扫描信号。数据驱动电路140和扫描驱动电路150都设置在像素阵列110的同一侧。
[0038]在本发明中，扫描线30与栅极线10的连接方式有两种:
[0039]第一种连接方式中，可以在阵列基板100的制备过程中，使用同一道光刻或者掩膜(mask)，将栅极线10与扫描线30的部分走线以相同的材质做在同一膜层，在连接部分，扫描线30与栅极线10中的一条相交实现连接；在绝缘部分，扫描线30使用跨桥与其余栅极线10绝缘，或者栅极线10使用跨桥与其余扫描线30绝缘。
[0040]为了清楚的说明本发明中阵列基板100上各膜层间的关系，图5中示意了具体的像素单元的结构，像素单元111内具有与栅极15相连的栅极线10，与源极12相连的数据线20，与漏极11相连的像素电极13，扫描线30。扫描线30包括多段扫描走线部31和多个扫描跨接部32，扫描跨接部32包括扫描连接孔33和扫描连接部34。像素单元111还包括公共电极，因为与本实施例的发明点无直接关系，因此未示出。
[0041]请参考图6，需要说明的是，为了清楚的示意不同膜层在不同位置处的位置关系，图6分为两部分，其中第一部分为沿图5中AA’线的剖视图；第二部分为沿图5中BB’线的剖视图。
[0042]请继续参考图6，阵列基板100中包括源极11，漏极12，栅极15，像素电极13，栅极线10和栅极绝缘层50。扫描线30包括多段扫描走线部31和多个扫描跨接部32，扫描走线部31和扫描跨接部32异层，扫描跨接部32包括扫描连接孔33和扫描连接部34，扫描走线部31和栅极线10同层，扫描连接部34和数据线20同层。扫描线30在需要与栅极线10绝缘的位置处，通过扫描连接部34和两个扫描连接孔33将相邻的两段扫描走线部31连接，从而避免与栅极线10相交实现绝缘。同时，因为扫描线30的多段扫描走线部31和