阵列基板和显示装置的制造方法
【技术领域】
[0001]本发明属于显示技术领域，具体涉及一种阵列基板和显示装置。
【背景技术】
[0002]在现有的显示装置中，液晶显示器件(Liquid Crystal Display，简称LCD)具有功耗低、显示质量高、无电磁辐射等优点，是目前应用范围最广的显示装置。
[0003]目前，窄边框甚至无边框是现有的显示领域的发展趋势。为了使LCD实现窄边框的设计，一般采用将栅极驱动电路整合于LCD的阵列基板上(Gate On Array，简称GOA)的技术。也就是将GOA电路设置于阵列基板的有效显示区域(Active Area，简称AA区)的两侧，通过双边交叉驱动，依次对各行栅线进行扫描，以实现画面显示。这样，阵列基板的中央区域为AA区，围绕AA区的边缘区域为非显示区，非显示区的形式呈口字型，因此非显示区也称为边框区域。
[0004]随着对显示面板美观性要求的进一步提升，显示面板的边框尺寸需要越小越好，以达到超窄边框，甚至是无边框设计目的。因此，如何进一步减小LCD的边框的宽度，是本领域技术人员亟待解决的技术问题。
【发明内容】
[0005]本发明针对现有的上述技术问题，提供一种阵列基板和显示装置。该阵列基板能够实现无左右边框设计目的、且并没有增加制备步骤;相应的，采用该阵列基板的显示装置能够实现无左右边框显示。
[0006]解决本发明技术问题所采用的技术方案是一种阵列基板，包括多个像素结构，还包括为像素结构提供驱动的数据驱动模块、扫描驱动模块、数据线以及栅线，所述像素结构通过所述数据线与所述数据驱动模块连接，所述数据线和所述栅线垂直交叉绝缘设置，其还包括连接线，所述连接线与所述数据线的设置方向平行、且每一所述连接线与一所述栅线对应连接，所述扫描驱动模块设置在所述阵列基板的上边框区域内或下边框区域内，所述像素结构通过所述连接线和所述栅线与所述扫描驱动模块连接。
[0007]优选的是，所述数据驱动模块设置在所述阵列基板的上边框区域内或下边框区域内。
[0008]优选的是，所述像素结构包括薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其中:
[0009]所述栅线与所述栅极连接，所述连接线与所述栅线不同层设置，所述连接线与所述栅线通过过孔连接；
[0010]所述源极、所述漏极以及所述连接线同层设置、并采用一次构图工艺形成。
[0011]优选的是，还包括触控驱动模块、触控线和触控电极，所述触控线平行于所述数据线设置，所述触控驱动模块通过所述触控线与所述触控电极连接。
[0012]优选的是，所述触控驱动模块设置在所述阵列基板的上边框区域内或下边框区域内。
[0013]优选的是，所述触控线的数量小于或等于所述连接线的数量。
[0014]优选的是，所述触控线和所述连接线同层设置、并采用一次构图工艺形成；
[0015]所述触控线与所述公共电极通过过孔连接。
[0016]优选的是，还包括备用线，所述备用线平行所述数据线设置。
[0017]优选的是，所述备用线的数量是所述连接线的数量的整数倍、且每一所述栅线对应连接至少一条所述备用线；
[0018]或者，所述备用线的数量是所述触控线的数量的整数倍、且所述备用线均通过过孔与所述公共电极连接；
[0019]或者，所述备用线的数量是所述连接线的数量与所述触控线数量之和的整数倍。
[0020]本发明提供的另一种技术方案:一种显示装置，包括上述的阵列基板。
[0021]本发明提供的阵列基板，具有如下优点:
[0022]首先，该阵列基板包括与数据线平行设置的连接线，栅线通过连接线连接到扫描驱动模块，使扫描驱动模块可以设置阵列基板的上边框区域内或下边框区域内；与现有的栅极驱动电路位于阵列基板的左边框区域内和右边框区域内的结构相比，可以使阵列基板实现左右无边框的设计；
[0023]其次，该阵列基板还包括与数据线平行设置的触控线和设置在该阵列基板上边框区域内或下边框区域内的触控驱动模块，使该阵列基板具有触控功能；
[0024]最后，该阵列基板还包括与数据线平行设置的备用线，该备用线可以充当连接线或者触控线，当连接线或者触控线断路时，备用线也可代替连接线或者触控线工作，保证阵列基板正常工作，提高阵列基板的使用寿命。此外，连接线、触控线、源极以及漏极同层设置，采用一次构图工艺形成，不会因为形成连接线和触控线而增加制备步骤。
[0025]本发明提供的显示装置，采用上述阵列基板，实现了无左右边框设计和无左右边框显示，提高了显示装置的显示效果，使用户能够拥有更好的视觉体验。
【附图说明】
[0026]图1为本发明的实施例1的阵列基板的一种结构示意图；
[0027]图2为本发明的实施例1的阵列基板的另一种结构示意图；
[0028]图3为本发明的实施例1的阵列基板的一个像素结构的剖视图；
[0029]图4为本发明的实施例2的阵列基板的结构示意图；
[0030]图5为图4的阵列基板的一个像素结构的剖视图；
[0031 ]图6为本发明的实施例3的阵列基板的结构示意图；
[0032]其中，附图标记为:
[0033]1、像素结构;2、数据驱动模块;3、扫描驱动模块；
[0034]31、子扫描驱动模块;4、数据线;5、栅线;6、连接线；
[0035]7、源极;8、漏极;9、有源层；10、像素电极；
[0036]11、公共电极；12、钝化层；13、触控线；14、绝缘层；
[0037]15、备用线。
【具体实施方式】
[0038]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0039]实施例1:
[0040]本实施例提供一种阵列基板，该阵列基板实现了无左右边框的设计、且并没有增加制备步骤。
[0041]图1为本实施例的阵列基板的结构示意图，如图1所示，该阵列基板包括多个像素结构1，多个像素结构1呈矩阵形式排列;该阵列基板还包括为像素结构1提供驱动的数据驱动模块2、扫描驱动模块3。这里的数据驱动模块2相当于源极驱动电路，扫描驱动模块3相当于栅极驱动电路。
[0042]该阵列基板还包括设置在像素结构1的间隙之间的数据线4、栅线5以及连接线6，其中，数据线4与栅线5垂直交叉绝缘设置、且彼此并不连接;连接线6的数量与栅线5的数量相等，且连接线6与数据线4平行设置，即连接线6与栅线5垂直交叉设置、且每一连接线6与一栅线5对应连接。
[0043]进一步地，为了避免连接线6上加载的信号与数据线4上加载的信号之间相互干扰，将连接线6设置于两列像素结构之间、且未设置数据线4的位置。采用上述结构，不仅避免了信号之间的互相干扰，还使得阵列基板中像素结构之间的结构更紧凑，能实现高PPI设
i+o
[0044]图1中，像素结构1通过竖向延伸的数据线4与数据驱动模块2连接;像素结构1通过横向延伸的栅线5和竖向延伸的连接线6与扫描驱动模块3连接。这样，即可实现将扫描驱动模块3设置在阵列基板的上边框区域内或下边框区域内。也即，可以设置在非显示区的上部区域或下部区域。
[0045]相应的，数据驱动模块2也可以设置在阵列基板的上边框区域内或下边框区域内。当数据驱动模块2与扫描驱动模块3设置在同侧时，即数据驱动模块2和扫描驱动模块3—并设置在阵列基板的上边框区域内或下边框区域内时，数据驱动模块2与扫描驱动模块3可以重叠设置，也可以不重叠设置。
[0046]容易理解的是，因为现有的阵列基板中一般包括左右两个栅极驱动电路，并且，本领域的相关设计、制造技术相对成熟，所以，本实施例的阵列基板的扫描驱动模块3也可以包括两个子扫描驱动模块。
[0047]如图2所示，扫描驱动模块3可以包括两个子扫描驱动模块31，两个子扫描驱动模块31设置在阵列基板的上边框区域内的左右两侧，该阵列基板上位于左侧的连接线6与左侧的子扫描驱动模块31连接，该阵列基板上位于右侧的连接线6与右侧的子扫描驱动模块31连接。
[0048]为了进一步说明本实施例的阵列基板的各层结构，图3示出了该阵列基板的一个像素结构的剖视图，如图3所示，该像素结构包括薄膜晶体管和存储电容，薄膜晶体管包括源极7、漏极8、栅极以及有源层9，其中，源极7与数据线4连接，栅极与栅线5连接(图3中未示出)。存储电容包括像素电极10、公共电极11以及像素电极10与公共电极11之间的钝化层12。连接线6与栅线5不同层设置，连接线6与栅线5通过过孔连接。
[0049]其中，连接线6、源极7以及漏极8同层设置，源极7和漏极8正投影下方设置有有源层9，源极7和漏极8分别通过过孔和位于其下的有源层9相连接。当栅极打开时，即可实现源极7与漏极8之间的电导通。连接线6、源极7和漏极8同层绝缘设计，并采用一次构图工艺形成，因此，相对于现有的阵列基板来说，本实施例中的阵列基板不会因为需要形成连接线6而增加制备步骤。并且连接线6在栅线5的上方，连接线6通过过孔与栅线5连接。
[0050]像素电极10在漏极8的上方，像素电极10与漏极8的正投影至少部分重叠，像素电极10通过过孔与漏极8连接。公共电极11在像素电极10的下方，像素电极10与公共电极11的正投影至少部分重叠。像素电极10与公共电极11之间设置有钝化层12，像素电极10与漏极8之间设置有钝化层12和绝缘层14，像素电极10与漏极8通过两个过孔连接。
[0051]本实施例的阵列基板包括多个上述像素结构，多个像素结构呈矩阵形式排列，实现了数据线4与栅线5垂直交叉绝缘设置，连接线6与