素电极连接至该像素电极连接端P1的过孔H1。此外，该过孔H1所在的位置处 第一透明导电层13和第二透明导电层15没有分布，因此晶体管器件层12通过像素电极连接 端P1所输出的电信号会仅加载在所在像素区域的像素电极上，而不会加载至第一透明导电 层13或第二透明导电层15中的任何一个图形上。
[0038] 基于上述结构，本发明实施例的阵列基板可W用于实现内嵌式（In Cell)触控显 示，具体来说:在时间的划分上，每一帖可W分成触控阶段和显示阶段两部分。在显示阶段 中，第二透明导电层15所包括的触控电极的图形可W加载公共电压(Vcom电压），而在显示 区域内覆盖晶体管器件层12的第一透明导电层13可W作为公共电极来使用，使得晶体管器 件层12在外部信号的驱动下为每一个像素区域内的像素电极分别提供数据电压信号，W使 像素电极与触控电极之间W及像素电极与公共电极之间均形成驱动液晶分子偏转的电场， W形成水平转换（IPS)等水平电场模式的液晶显示。而在触控阶段中，上述像素电极上可W 不施加信号，使得触控电极与像素电极上方对应设置的另一触控电极协同地按照电容式触 控原理来实现触摸感测。在此阶段中，上述在显示区域内覆盖晶体管器件层12的第一透明 导电层13可W加载公共电压（也可W不施加电信号），从而屏蔽两侧电信号的相互干扰，包 括晶体管器件层12产生的电场对触控电极的干扰，W及触控电极产生的电场对晶体管器件 层12的干扰。
[0039] 由此可见，本发明实施例基于上述Ξ个透明导电层的设置，可W在显示时将第二 透明导电层中的触控电极作为公共电极使用、在触控时将板状的第一透明导电层作为屏蔽 层使用，因而可W在实现内嵌式触控的情况下保障公共电极的电屏蔽特性。进一步地，相对 于现有技术，本发明能够减少由晶体管电路干扰而引发各种显示类和触控类的不良，有利 于产品良率和产品性能的提升。
[0040] 可W理解的是，图1所示出的仅是阵列基板在显示区域的一个像素区域内的剖面 结构示意，且晶体管器件层12所具有的具体结构仅作为一种具体示例。具体来说，图1中示 出了晶体管器件层12中的一个顶栅式薄膜晶体管的剖面结构，此时的晶体管器件层12具体 包括依次形成的有源层12a、栅绝缘层12b、栅金属层12c、层间介质层12d、源漏金属层12e和 纯化层12f。其中，显示区域中的任一像素区域内，纯化层12f的开口暴露部分源漏金属层 12e，W形成像素电极连接端P1。此外可W看出的是，栅绝缘层12b和层间介质层12d中形成 有连接源漏金属层12a与有源层12c的过孔。可W理解的是，导体材料形成的源漏金属层12a 分别在不同位置处接触半导体材料形成的有源层12c，W形成薄膜晶体管的源极和漏极;导 体材料形成的栅金属层12c与半导体材料形成的有源层12c至少部分交叠，W形成薄膜晶体 管的栅极;绝缘材料形成的栅绝缘层12b、层间介质层12d和纯化层12f主要用于保持各导体 结构之间的电绝缘。基于此，晶体管器件层12中可W基于在不同位置上形成的多个薄膜晶 体管，并结合导体之间的连接关系来形成具有一定功能的电路结构，实现上述在外部信号 的驱动下为像素电极提供数据电压信号的功能。当然，晶体管器件层12内的薄膜晶体管还 可W是底栅式或者其他类型，而且除薄膜晶体管之外还可W设置有其他功能(例如连接、绝 缘、遮光、电屏蔽等等)的层结构，本发明对此不做限制。
[0041] 此外，作为一种像素区域内的存储电容的结构的示例，图2是本发明一个实施例中 一种像素区域内的存储电容的结构示意图。参见图2,在显示区域中的任一像素区域内，包 含在第Ξ透明导电层17内的像素电极与第一透明导电层13交叠形成该像素区域内的第一 存储电容C1，像素电极与包含在第二透明导电层15内的触控电极交叠形成该像素区域内的 第二存储电容C2。可W理解的是，第一存储电容C1与第二存储电容C2的形成来源于导电层 结构之间的交叠，图中示出的电容符合仅是一种示意而不是另外设置的电容器件。还可W 理解的是，第一存储电容C1与第二存储电容C2的形成还来源于显示阶段内的电压施加方 式一一显示阶段内的像素电极上施加有数据电压信号，而触控电极与公共电极上施加有公 共电压。由此，显示阶段内每一像素区域内的存储电容都可W视为第一存储电容C1与第二 存储电容C2的并联(总的存储电容值为两个存储电容的电容值之和），因此在设计总的存储 电容值时，可W综合考虑像素电极、触控电极、公共电极所形成的多层结构中的相关参量， 来使总的存储电容值达到所需要的水平。根据平行板电容器的电容计算公式可知，相比于 单独设置公共电极而言，本发明实施例所提供的触控电极可W提供相对来说更大的存储电 容的电容值(因为触控电极比公共电极更接近像素电极），因此在同样大小的像素区域的面 积内达到更大的总的存储电容值，也可W在保持总的存储电容值不变的情况下缩小像素区 域的面积。由此可见，本发明实施例中Ξ个透明导电层的设置还可W用于增大存储电容值 W提升性能和/或缩小像素区域的面积W增大PPKPixels Per Inch,每英寸所拥有的像素 数目），有利于显示性能的提升。
[0042] 基于上述任意一种的阵列基板，图3是本发明一个实施例中一种的阵列基板的显 示驱动方法的步骤流程示意图。参见图3,该显示驱动方法包括：
[0043] 步骤301:在显示阶段内，向第二透明导电层中的触控电极和第一透明导电层施加 公共电压；
[0044] 步骤302:在触控阶段内，向第二透明导电层中的触控电极施加触控电压信号，或 者接收来自第二透明导电层中的触控电极的触摸感测信号；其中，每一帖内的上述显示阶 段与上述触控阶段在时间上分开。
[0045] 可W理解的是，该步骤301与步骤302具体按照显示阶段与触控阶段在时间上的设 置来确定执行顺序，而在不同应用场景下可W根据相应的需求来具体设置显示阶段与触控 阶段在时间上的排布，本发明对此不做限制。而且，向触控电极和第一透明导电层施加的电 压的电压值可W根据具体应用场景来进行调节，比如均设置在-5V~巧V之间。
[0046] 需要说明的是，本发明实施例的显示驱动方法基于上述任意一种阵列基板的结 构，并可W应用至连接晶体管器件层的周边电路(如时序控制器TC0N、栅极驱动器、源极驱 动器、触控电路等等）中。举例来说，对应设置的两种触控电极可W各自连接触控电路，从而 接收来自触控电极的触控电压信号和/或向触控电路发送触摸感测信号。基于此，本发明实 施例可W配合上述阵列基板的结构共同实现内嵌式触控显示，同时保障公共电极的电屏蔽 特性。
[0047] 此外，在上述触控阶段内可W向第一透明导电层施加公共电压，使得第一透明导 电层能够更加彻底地屏蔽两侧电信号的相互干扰;而且，触控阶段内还可W将第Ξ透明导 电层中的像素电极置为浮接状态，W减小对触控电极的电信号干扰。当然，在具体实施时可 W根据实际情况选择是否采用上述设置，本发明对此不做限制。
[0048] 基于同样的发明构思，图4是本发明一个实施例中一种阵列基板的制作方法的步 骤流程示意图。参见图4,该制作方法除了包括图4中未示出的步骤400:在衬底上形成晶体 管器件层之外，还包括：
[0049] 步骤401:形成在显示区域内覆盖晶体管器件层的第一透明导电层;其中的第一透 明导电层在用于连接晶体管器件层的像素电极连接端的过孔处设有开口；
[0050] 步骤402:形成覆盖第一透明导电层的第一绝缘层；
[0051] 步骤403:在第一绝缘层上形成包括触控电极的图形的第二透明导电层；
[0052] 步骤404:形成覆盖第二透明导电层和第一绝缘层的第二绝缘层；
[0053] 步骤405:在第一绝缘层和第二绝缘层中形成过孔；
[0054] 步骤406:形成包括像素电极的图形的第Ξ透明导电层;其中，在显示区域中的任 一像素区域内，像素电极通过过孔连接晶体管器件层的像素电极连接端。
[0055] 可W理解的是，本发明实施例的制作方法可W用于形成上述任意一种的阵列基 板，而且本发明实施例所要制作的阵列基板可W具有上述任意一种的结构，在此不再寶述。 举例来说，上述步骤401之前，衬底上已经形成有晶体管器件层;而上述步骤401、步骤403和 步骤406中的一个或多个可W包括一次IT0(氧化铜锡)的构图工艺，从而形成具有相应图案 的透明导电层。上述步骤402、步骤404中可W包括采用表面纯化工艺形成整面的第一绝缘 层或者第二绝缘层的过程。而在上述步骤405中，可W包括一次过孔刻蚀的构图工艺，W对 第一绝缘层和第二绝缘层进行部分刻蚀W形成上述过孔。此外，上述各透明导电层与各绝 缘层的厚度可W根据具体应用场景进