三维结构存储元件的制造装置的制造方法
【专利说明】 三维结构存储元件的制造装置
[0001]本申请是申请日为2011年10月6日、申请号为201180048972.2名称为“制造三维结构存储元件的方法及装置”的发明专利申请的分案申请。
技术领域
[0002]本发明涉及一种制造存储元件的方法和装置，更详细地，涉及一种制造三维结构存储元件的方法和装置。
【背景技术】
[0003]对于电子产品而言，在要求体积变得越来越小的同时，还要求高容量数据的处理。因此，需要减小这种电子产品的存储元件体积的同时提高其集成度，在这一点上，考虑具有三维结构的存储元件来代替现有平面型结构。
【发明内容】
[0004]发明要解决的课题
[0005]本发明的目的在于，提供一种能够降低存储元件体积的存储元件的制造方法及装置。
[0006]本发明的其他目的在于，提供一种能够有效制造三维结构存储元件的方法及装置。
[0007]本发明的另外其他目的在于，提供一种能够防止在蒸镀多个薄膜的工序中由薄膜的应力差引起的基底基底变形的存储元件的制造方法及装置。
[0008]通过详细的说明和添加的附图，能够进一步明确本发明的一些其他目的。
[0009]解决课题的方法
[0010]根据本发明的一个实施例，一种三维结构存储元件的制造方法包括:在基底上交替层叠一个以上绝缘层和一个以上牺牲层的步骤；形成贯通所述绝缘层和所述牺牲层的贯通孔的步骤；形成填充所述贯通孔的图形的步骤；形成贯通所述绝缘层和所述牺牲层的开口的步骤；以及通过所述开口供给蚀刻剂而去除所述牺牲层的步骤，其中，所述层叠绝缘层的步骤包括向所述基底供给选自SiH4、Si2H6, Si3H8, 314!11(|群中的一种以上气体而蒸镀氧化硅膜的步骤，所述层叠牺牲层的步骤包括向所述基底供给选自SiH4、Si2H6, Si3H8, Si4H10,SiCl2H2群中的气体和基于氨的气体而蒸镀氮化膜的步骤。
[0011]所述绝缘层和所述牺牲层对所述蚀刻剂具有刻蚀选择比(etch selectivity)，所述牺牲层的蚀刻率为所述绝缘层的蚀刻率的五倍至三百倍以上。
[0012]所述蚀刻剂选自H3P04、HF、B0E中的一种以上。
[0013]所述层叠绝缘层的步骤进一步包括供给基于乙基的气体的步骤，所述氧化硅膜为SiCO0 (Silicon Carbon Oxide)0
[0014]所述层叠绝缘层的步骤进一步包括供给基于甲基的气体的步骤，所述氧化硅膜为SiCO(Silicon Carbon Oxide)0
[0015]所述基于氨的气体可以是NH3。
[0016]所述基底的温度可以保持在300至790度，所述基底的加工压力可以保持在1mTorr 至 250Torr。
[0017]所述氧化硅膜和所述氮化膜具有互相不同的厚度。
[0018]所述交替层叠绝缘层和牺牲层的步骤进一步包括通过环形边对所述基底的边缘部施压的步骤。
[0019]所述基底的边缘部相当于从所述基底的边缘向所述基底的内侧0.5mm-3mm的范围。
[0020]所述环形边可以是陶瓷材料。
[0021]根据本发明的其他实施例，一种三维结构存储元件的制造方法包括:在基底上交替层叠一个以上绝缘层和一个以上牺牲层的步骤；形成贯通所述绝缘层和所述牺牲层的贯通孔的步骤；形成填充所述贯通孔的图形的步骤；形成贯通所述绝缘层和所述牺牲层的开口的步骤；以及通过所述开口供给蚀刻剂而去除所述牺牲层的步骤，其中，所述层叠绝缘层的步骤包括向所述基底供给选自SiH4、Si2H6, Si3H8, Si4Hltl群中的一种以上气体而蒸镀第一氧化硅膜的步骤，所述层叠牺牲层的步骤包括向所述基底供给选自SiH4、Si2H6, Si3H8,Si4H1(l、二氯硅烷(SiCl2H2)群中的一种以上气体和基于氨的气体、以及选自B2H6、PH3群中的一种以上气体而蒸镀注入有硼或者磷的氮化膜的步骤。
[0022]根据本发明的一个实施例，一种三维结构存储元件的制造装置包括:用于实行基底加工的腔室；基底支撑台，其设置于所述腔室内并用于放置所述基底，并通过升降而转换至所述基底出入于所述腔室内部的解除位置和对所述基底进行加工的加工位置；环形边，当所述基底支撑台处于所述解除位置时，所述环形边位于所述基底的上部，并且所述环形边具有当所述基底支撑台转换至所述加工位置时，对位于所述基底支撑台上部的所述基底的边缘部施压的施压面。
[0023]所述基底支撑台具有位于所述基底外侧的环状边缘部，所述环形边具备:位于所述基底支撑台的边缘部上部的支撑部；从所述支撑部向所述基底的边缘部延伸且具有所述施压面的施压部；水平支撑部，其从所述支撑部向所述腔室的侧壁延伸，当所述基底支撑台处于解除位置时，所述水平支撑部置在设置于所述腔室侧壁的固定突起的上面；以及垂直支撑部，其从所述支撑部向所述下部延伸，当所述基底支撑台处于解除位置时，与设置于所述腔室侧壁的固定突起的侧面相接触。
[0024]发明的效果
[0025]根据本发明的实施例，通过将存储元件形成为三维结构，能够降低存储元件的体积。并且，在基底基底上交替层叠形成绝缘层和牺牲层之后，在通过如多晶硅薄膜等图形来支撑绝缘层的状态下，能够有效地去除牺牲层，该图形作为半导体晶体管通道而使用。而且，能够防止在蒸镀多个薄膜的工序中由薄膜的应力差引起的基底基底变形。
【附图说明】
[0026]图1至图6是概略性地表示本发明一实施例的存储元件的制造方法的剖面图。
[0027]图7是表示基于乙基的气体的供给量和蒸镀的薄膜的蚀刻率的关系的图表。
[0028]图8是概略性地表示本发明一实施例的存储元件制造装置的图。
[0029]图9是概略性地表示本发明其他实施例的存储元件制造装置的图。
[0030]图10是概略性地表示图9所示的环形边的立体图。
[0031]图11和图12是表示图9所示的环形边的动作的图。
【具体实施方式】
[0032]图1至图6是概略性地表示本发明一实施例的存储元件的制造方法的剖面图。以下，参考图1至图6说明存储元件的制造方法。
[0033]首先，如图1所示，可以提供基底基底105。基底基底105可以包含半导体物质，如IV族半导体、II1-V族化合物半导体或者I1-VI族氧化物半导体。例如，IV族半导体可以包含硅、锗或者硅锗。基底基底105可以作为块晶(bulk wafer)或者外延层被提供。
[0034]其次，可以在基底105的上部注入杂质，由此限定杂质区域110。接着，可以在基底105上交替层叠绝缘层115和牺牲层120。绝缘层115和牺牲层120可以形成为8X8或18X18、或者nXn的多层结构。在本实施例中，先层叠绝缘层115，最后层叠牺牲层120，但是根据需要可以改变绝缘层115和牺牲层120的层叠顺序。
[0035]绝缘层115可以是娃氧化膜(Silicon D1xide，S12)，其可以通过使供给在基底105上的硅烷(SiH4)和氧化氮(N2O)反应而形成。可以用Si2H6、Si3H8、Si4Hltl等来代替硅烷(SiH4) ο另外，牺牲层120可以是氮化膜(Silicon Nitride，Si3NH4)，其可以通过使供给在基底105上的硅烷和基于氨的气体反应来形成。一方面，可以用Si2H6、Si3H8、Si4H1(l、SiCl2H2等来代替硅烷，基于氨的气体可以是NH3。此外，与本实施例不同地，牺牲层120可以是向基底105上提供选自SiH4、Si2H6、Si3H8、Si4H1Q、二氯硅烷(SiCl2H2)群中的一种以上气体、和基于氨的气体以及选自B2H6、PH3群中的一种以上气体而形成的硅氧化膜。在该情况下，可以向氮化膜上注入硼(boron)或者磷(phosphorus)(可以同时注入硼和磷)。
[0036]接着，如图2所示，可以通过蚀刻绝缘层115和牺牲层120来形成多个贯通孔125，贯通孔125贯通绝缘层115和牺牲层120。贯通孔125可以使用公知的光刻和蚀刻技术来形成。然后，通过公知的用于形成半导体晶体管的通道的形成工序(或者形成多晶硅薄膜的工序)来形成图形130，以填充贯通孔125。此时，图形130可以是中空的圆筒形状，同样，图形130贯通绝缘层115和牺牲层120。例如，图形130可以形成为多晶结构，或者也可以是单晶结构的外延层等薄膜形状。
[0037]其次，如图3所示，通过蚀刻图形130之间的绝缘层115和牺牲层120来形成开口135。开口 135可以使用光刻和蚀刻技术来形成。
[0038]而后，如图4所示，可以去除牺牲层120。如上所述，绝缘层115可以是硅氧化膜。牺牲层120可以是氮化膜；或可以是供给选自SiH4、Si2H6、Si3H8、Si4Hltl、二氯硅烷(SiCl2H2)群中的一种以上气体和选自B2H6、PH3群中的一种以上气体而形成的注入有硼(bOTon)或者磷(phosphorus)(可以同时注入硼和磷)的氮化膜。牺牲层120相对绝缘层115具有刻蚀选择比(etch selectivity)，牺牲层120的蚀刻率可以是绝缘层115的蚀刻率的五倍至三百倍以上的大小。由此，当绝缘层115和牺牲层120以相同的时间露出于蚀刻剂时，已蚀刻的牺牲层120的大小可以是已蚀刻的绝缘层115的大小的五倍至三百倍以上，绝缘层115被蚀刻的程度非常小。
[0039]可以利用如上所述的原理去除牺牲层120。通过等向性蚀刻可以将蚀刻剂从开口135渗透至绝缘层115之间，等向性蚀刻可以包括湿法蚀刻或者化学干法蚀刻(chemicaldry etch)。蚀刻剂可以包含H3P04、HF、B0E (缓冲氧化蚀刻剂:buffered oxide etch)中的任意一个。由此去除绝缘层115之间的牺牲层120，从而可以形成与开口 135相连接的隧道140。图形130的侧壁通过隧道140露出。
[0040]然后，如图5所示，在通过开口(图8的135)和隧道(图8的140)而露出的绝缘层115和图形130侧壁上，形成存储介质150。就存储介质150而言，可以依次形成隧道绝缘层142、电荷存储层144和屏蔽绝缘层146。接着，可以在存储介质150上形成导电层155。例如，存储介质150和导电层155可以通过边角涂覆性高的化学气相沉积或者镀金法而形成。
[0041]之后，如图6所示，选择性地对通过开口(图4的135)露出的导电层(图5的155)进行蚀刻，由此可以形成接地选择栅