半导体器件中深槽的填充结构及其填充方法
【专利摘要】本发明公开了一种半导体器件中深槽的填充方法，包括下列步骤：对硅衬底进行刻蚀，形成沟槽结构；在沟槽结构的底部和侧壁淀积第一氧化层；在所述第一氧化层表面淀积非晶硅层；在所述非晶硅层表面淀积第二氧化层。本发明还公开了一种半导体器件中深槽的填充结构。上述半导体器件中深槽的填充方法，填充结构在花瓶深槽的瓶颈处填充得更完全，结构更稳固。高温处理（例如退火）后不会在膜层表面出现断裂或脱落现象。所以可在该填充结构上继续生长其它器件结构层，进行光刻等工艺。
【专利说明】半导体器件中深槽的填充结构及其填充方法
【技术领域】
[0001]本发明涉及半导体器件的制造方法，特别是涉及一种半导体器件中深槽的填充方法，还涉及一种半导体器件中深槽的填充结构。
【背景技术】
[0002]在微机电系统(MEMS)器件设计和制造技术中，有时候需要制造出高深宽比的花瓶深槽结构，参见图5和图6。图5是阵列花瓶深槽的剖面示意图，为便于理解，图中将实体部分用小点填充，空心的花瓶深槽结构11保持空白。图6是单个花瓶深槽的剖面示意图。
[0003]对这种花瓶深槽结构进行填充和封口时，一种传统技术是采用低压化学气相淀积(LPCVD)正硅酸乙酯(TEOS)的工艺，其缺点在于难以将花瓶瓶颈处完全填满，且该填充结构较脆弱，对于大关键尺寸(CD)的深槽结构难以实现封口，后续高温处理时填充的膜层表面会出现断裂或脱落现象，无法再于填充结构上面进行其它工艺。
【发明内容】
[0004]基于此，为了解决传统的花瓶深槽填充结构难以将沟槽填满，且填充结构较脆弱的问题，有必要提供一种半导体器件中深槽的填充方法。
[0005]一种半导体器件中深槽的填充方法，包括下列步骤:对硅衬底进行刻蚀，形成沟槽结构；在沟槽结构的底部和侧壁淀积第一氧化层；在所述第一氧化层表面淀积非晶硅层；在所述非晶硅层表面淀积第二氧化层。
[0006]在其中一个实施例中，所述在沟槽结构的底部和侧壁沉积第一氧化层的步骤是采用低压化学气相淀积正硅酸乙酯的工艺。
[0007]在其中一个实施例中，所述在第一氧化层表面淀积非晶硅层的步骤是采用低压化学气相淀积的工艺。
[0008]在其中一个实施例中，所述在非晶硅层表面淀积第二氧化层的步骤是采用等离子增强型化学气相淀积正硅酸乙酯的工艺。
[0009]在其中一个实施例中，所述在非晶硅层表面淀积第二氧化层的步骤是采用等离子增强型化学气相淀积二氧化硅的工艺。
[0010]在其中一个实施例中，所述半导体器件是微机电系统。
[0011]在其中一个实施例中，所述第一氧化层、非晶硅层及第二氧化层组成牺牲层，所述在非晶硅层表面淀积第二氧化层的步骤之后还包括释放所述牺牲层的步骤。
[0012]还有必要提供一种半导体器件中深槽的填充结构。
[0013]一种半导体器件中深槽的填充结构，包括覆盖于沟槽结构的底部和侧壁的第一氧化层，设于所述第一氧化层表面的非晶硅层，及设于所述非晶硅层表面的第二氧化层。
[0014]在其中一个实施例中，所述半导体器件是微机电系统，所述第一氧化层、非晶娃层及第二氧化层组成牺牲层。
[0015]上述半导体器件中深槽的填充方法，由于非晶硅层有着更好的台阶覆盖能力，因此填充结构在深槽的瓶颈处填充得更完全，结构更稳固。
【专利附图】
【附图说明】
[0016]图1是一实施例中半导体器件中深槽的填充方法的流程图；
[0017]图2A?图2D是一实施例中花瓶深槽结构在填充过程中的剖面示意图；
[0018]图3是采用传统工艺填充的花瓶深槽结构在显微镜下的照片；
[0019]图4是采用本发明的半导体器件中深槽的填充方法填充的花瓶深槽结构在在显微镜下的照片；
[0020]图5是阵列花瓶深槽的剖面示意图；
[0021]图6是单个花瓶深槽的剖面示意图。
【具体实施方式】
[0022]为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0023]图1是一实施例中半导体器件中深槽的填充方法的流程图，包括下列步骤:
[0024]SI 10，对硅衬底进行刻蚀，形成沟槽结构。
[0025]请参见图2A，在硅衬底上进行各向异性刻蚀和各向同性刻蚀，形成一个高深宽比的花瓶深槽结构21。
[0026]S120，在沟槽结构的底部和侧壁淀积第一氧化层。
[0027]请参见图2B，在本实施例中，具体是采用低压化学气相淀积正硅酸乙酯(LPTEOS)的工艺以形成第一氧化层22。需要指出的是，图2B中第一氧化层22的填充高度只是一个示意，实际生产中第一氧化层22并不一定正好填充到图2B所示高度，可以少填充一些也可以多填充一些，具体可由技术人员根据实际的花瓶深槽结构21的形状、深宽比等进行调整。后续形成的非晶硅层24、第二氧化层26也同样如此。
[0028]S130，在第一氧化层表面淀积非晶硅层。
[0029]请参见图2C，在本实施例中，是采用低压化学气相淀积(LPCVD)的工艺在第一氧化层22的表面淀积一层非晶硅(a-Si)，形成非晶硅层24。淀积的非晶硅厚度可以根据花瓶深槽的实际关键尺寸(CD)的大小来选择。
[0030]S140，在非晶硅层表面淀积第二氧化层。
[0031]请参见图2D，在本实施例中，是采用等离子增强型化学气相淀积正硅酸乙酯(PETEOS)的工艺以形成第二氧化层26。在其它实施例中，也可以采用等离子增强型化学气相淀积二氧化硅(PES12)的工艺来形成第二氧化层26。
[0032]图3是采用传统工艺填充的花瓶深槽结构在显微镜下的照片，图4是采用上述半导体器件中深槽的填充方法填充的花瓶深槽结构在在显微镜下的照片。可以看到图4中的填充和封口的结构与图3相比，在花瓶深槽的瓶颈处填充得更完全。非晶硅层24有着更好的台阶覆盖能力。另外，根据发明人的实验和研究发现，采用低压化学气相淀积正硅酸乙酯工艺形成的第一氧化层22和采用等离子增强型化学气相淀积正硅酸乙酯工艺形成的第二氧化层26均表现出压应力，而采用低压化学气相淀积工艺形成的非晶硅层24表现出张应力，因此可以对第一氧化层22和第二氧化层26的压应力进行部分抵消。因此，这种LPTEOS+a-Si+PETEOS的三层复合膜填充结构残余应力较小，结构更稳固，高温处理(例如退火)后不会像传统工艺中的填充结构一样在膜层表面出现断裂或脱落现象。所以可在该填充结构上继续生长其它器件结构层，进行光刻等工艺。
[0033]上述半导体器件中深槽的填充方法，尤其适用于(微机电系统)MEMS工艺，例如制造电容式麦克风等器件。三层复合膜填充结构可以作为牺牲层在后续的器件工艺中释放掉。
[0034]本发明还提供一种半导体器件中深槽的填充结构，参照图2D，包括覆盖于沟槽结构的底部和侧壁的第一氧化层22,设于第一氧化层22表面的非晶娃层24,及设于非晶娃层24表面的第二氧化层26。
[0035]在其中一个实施例中，该半导体器件是微机电系统，第一氧化层22、非晶硅层24及第二氧化层26组成牺牲层，可以在后续的器件工艺中释放掉。
[0036]以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
【权利要求】
1.一种半导体器件中深槽的填充方法，包括下列步骤: 对硅衬底进行刻蚀，形成沟槽结构； 在沟槽结构的底部和侧壁淀积第一氧化层； 在所述第一氧化层表面淀积非晶硅层； 在所述非晶硅层表面淀积第二氧化层。
2.根据权利要求1所述的半导体器件中深槽的填充方法，其特征在于，所述在沟槽结构的底部和侧壁沉积第一氧化层的步骤是采用低压化学气相淀积正硅酸乙酯的工艺。
3.根据权利要求1所述的半导体器件中深槽的填充方法，其特征在于，所述在第一氧化层表面淀积非晶硅层的步骤是采用低压化学气相淀积的工艺。
4.根据权利要求1所述的半导体器件中深槽的填充方法，其特征在于，所述在非晶硅层表面淀积第二氧化层的步骤是采用等离子增强型化学气相淀积正硅酸乙酯的工艺。
5.根据权利要求1所述的半导体器件中深槽的填充方法，其特征在于，所述在非晶硅层表面淀积第二氧化层的步骤是采用等离子增强型化学气相淀积二氧化硅的工艺。
6.根据权利要求1-5中任意一项所述的半导体器件中深槽的填充方法，其特征在于，所述半导体器件是微机电系统。
7.根据权利要求6所述的半导体器件中深槽的填充方法，其特征在于，所述第一氧化层、非晶硅层及第二氧化层组成牺牲层，所述在非晶硅层表面淀积第二氧化层的步骤之后还包括释放所述牺牲层的步骤。
8.一种半导体器件中深槽的填充结构，其特征在于，包括覆盖于沟槽结构的底部和侧壁的第一氧化层，设于所述第一氧化层表面的非晶硅层，及设于所述非晶硅层表面的第二氧化层。
9.根据权利要求8所述的半导体器件中深槽的填充结构，其特征在于，所述半导体器件是微机电系统，所述第一氧化层、非晶硅层及第二氧化层组成牺牲层。
【文档编号】B81C99/00GK104163398SQ201310187402
【公开日】2014年11月26日 申请日期:2013年5月17日 优先权日:2013年5月17日
【发明者】代丹 申请人:无锡华润上华半导体有限公司