4的调试测试。设备100同上述常规分析测试设备及其它辅助设备的之间的数据通信通过菊花链的通用接口总线(GPIB)Ill来实现，对高速采样示波器107的抖动(Jitter)分析软件的控制，也是通过通用接口总线(GPIB)Ill来实现。由此，设备100对高速采样示波器107的控制，不只是完成对基本硬件的控制，同时完成和高速采样示波器107的抖动分析软件的接口对接，从而可以得到更加精确的统计测试数据。
[0028]参照图2，其中示出了设备100中安装的用于执行自动测试分析的软件的工作流程。
[0029]首先，执行步骤201，检查测试系统中的硬件(通过通用接口总线111和串口 /USB2.0102发送协议给硬件)，所述硬件包括FPGA硬件系统103以及上述常规分析测试设备及其它辅助设备中的硬件。
[0030]接着，执行步骤202，通过通用接口总线111和串口 /USB2.0102接受所述硬件反馈回来的帧数据，如果接受的帧数据错误，则重新执行步骤201直至接受的帧数据正确。
[0031]接着，执行步骤203，加载测试配置，以满足PLL/时钟芯片104的测试要求。
[0032]接着，执行步骤204，实施开路短路测试，以检查通用接口总线111和串口 /USB2.0102是否正常工作；
[0033]接着，执行步骤205，实施功能引脚分配的配置，以指示相关设备完成对满足PLL/时钟芯片104的测试；
[0034]接着，执行步骤206，对电源110、任意波形发生器109、温度控制系统108、高速采样示波器107、信号分析仪/频谱分析仪106的相关测试参数进行设置；
[0035]接着，执行步骤207，触发高速采样示波器107的抖动分析软件实施测试；
[0036]接着，执行步骤208，通过通用接口总线111读取来自高速采样示波器107的测试数据；
[0037]接着，执行步骤209，触发信号分析仪/频谱分析仪106实施测试；
[0038]接着，执行步骤210，保存来自信号分析仪/频谱分析仪106的测试数据；
[0039]接着，执行步骤211，分析上述测试数据，如果测试结果不满足要求，则返回步骤207，反复实施测试3次，如果测试结果满足要求，则执行步骤212，判断当前实施的测试项目是否为需要实施的测试项目的最后一项，如果不是，则返回步骤206，重新设置测试参数，对下一测试项目实施测试，如果是，则执行步骤213，终止测试。
[0040]参照图3，其中示出了 FPGA硬件系统103的示意性结构框图。
[0041]FPGA硬件系统103中的硬件包括:与测试系统中的串口 /USB2.0102相接的串口 /USB接口模块301、FPGA模块302、信号继电器阵列(Signal Relay Array) 303、电源管理单元模块304、电源模块306、信号处理模块305、3态缓冲器307、功能键308、交流参数测试点309、与测试系统中的常规测试设备以及PLL/时钟芯片104相接的测试通路310和用于系统扩展的金手指连接311。输入直流电5V作为FPGA硬件系统103的工作电源。
[0042]根据本发明，利用Iabview开发了自动测试软件，其通过通用接口总线111连接高速采样示波器107、信号分析仪/频谱分析仪106、温度控制系统108、电源设备110，进行自动测试的进程管理，数据存储等工作；设计FPGA硬件系统103对PLL/时钟芯片104进行基本直流参数测试；该自动测试软件和FPGA硬件系统103通过串口 /USB2.0102交换数据。由此，实现利用现有的常规测试设备实现对PLL/时钟芯片104的特性的自动分析测试，进而降低测试成本，提高测试精度。
[0043]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种高速PLL和时钟芯片特性自动分析测试系统，包括: 运行用于执行自动测试分析的软件的设备； FPGA硬件系统； 独立工作的高速时钟特性分析测试设备和辅助设备，其中，所述运行用于执行自动测试分析的软件的设备与所述FPGA硬件系统之间通过串口 /USB2.0实现数据通信，所述运行用于执行自动测试分析的软件的设备通过通用接口总线实现对所述高速时钟特性分析测试设备和所述辅助设备的控制。2.根据权利要求1所述的测试系统，其特征在于，所述运行用于执行自动测试分析的软件的设备包括PC，所述软件基于Iabview编写而成，通过所述串口 /USB2.0控制所述FPGA硬件系统以及通过所述通用接口总线控制所述高速时钟特性分析测试设备对所述PLL/时钟芯片进行全自动测试，将测试数据整理写入到存储文件中去，或者通过控制所述高速时钟特性分析测试设备和所述辅助设备以及所述FPGA硬件系统进行半自动测试，实现对所述PLL/时钟芯片的调试测试。3.根据权利要求1所述的测试系统，其特征在于，所述FPGA硬件系统中的硬件包括:与所述测试系统中的串口 /USB2.0相接的串口 /USB接口模块、FPGA模块、信号继电器阵列、电源管理单元模块、电源模块、信号处理模块、3态缓冲器、功能键、交流参数测试点、与所述高速时钟特性测试设备以及所述高速PLL/时钟芯片相接的测试通路和用于所述FPGA硬件系统扩展的金手指连接。4.根据权利要求1所述的测试系统，其特征在于，所述高速时钟特性分析测试设备包括高速采样示波器、信号分析仪或频谱分析仪。5.根据权利要求4所述的测试系统，其特征在于，所述高速采样示波器的采样率>20GS/So6.根据权利要求4所述的测试系统，其特征在于，所述控制中对于所述高速采样示波器的控制包括对所述高速采样示波器的抖动分析软件的控制。7.根据权利要求1所述的测试系统，其特征在于，所述高速PLL/时钟芯片置于所述测试系统中的测试运行电路板上，通过连接器与所述FPGA硬件系统之间实现数据通信。8.根据权利要求1所述的测试系统，其特征在于，所述辅助设备包括电源、任意波形发生器和温度控制系统。9.根据权利要求1所述的测试系统，其特征在于，通过Verilog编程，所述FPGA硬件系统对所述PLL/时钟芯片进行逻辑配置，并对所述PLL/时钟芯片的直流参数以及所述PLL/时钟芯片与所述测试系统的连接性进行测试。
【专利摘要】本发明提供一种高速PLL和时钟芯片特性自动分析测试系统，包括：运行用于执行自动测试分析的软件的设备；FPGA硬件系统；独立工作的高速时钟特性分析测试设备和辅助设备，其中，运行用于执行自动测试分析的软件的设备与FPGA硬件系统之间通过串口/USB2.0实现数据通信，运行用于执行自动测试分析的软件的设备通过通用接口总线实现对高速时钟特性分析测试设备和辅助设备的控制。根据本发明，实现利用现有的常规测试设备实现对PLL/时钟芯片的特性的自动分析测试，进而降低测试成本，提高测试精度。
【IPC分类】G01R31/28, G01R31/00
【公开号】CN105093001
【申请号】CN201410216027
【发明人】刘琦, 史丹宁, 成婉菊
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年11月25日
【申请日】2014年5月20日