一种基准电压源电路的制作方法

本申请涉及电子技术领域，特别涉及一种基准电压源电路。

背景技术：

基准电压源在各种模拟电路、数模混合集成电路中都有着广泛的应用。出于高精度、高稳定性的要求，基准电压源需要具有较低的温度系数，以抑制其输出的基准电压的温度漂移即温漂。

带隙基准电路是现有技术中常见的一种基准电压源。它利用三极管基极-发射极电压Vbe的负温度系数与热电势的正温度系数，通过相互补偿而得到较低温度系数的输出电压。但随着技术的不断发展，现代集成电路对于基准电压源温度特性的要求也越来越高，现有技术中带隙基准电路的温度系数也已经无法满足当前的需求了。

可见，采用何种基准电压源以便进一步降低温度系数、抑制温漂问题，进而有效提高输出精度和稳定性，是本领域技术人员所亟待解决的技术问题。

技术实现要素：

本申请的目的在于提供一种基准电压源电路，以便进一步地有效降低温度系数、抑制温漂问题，进而提高输出精度和稳定性。

为解决上述技术问题，本申请提供一种基准电压源电路，包括第一三极管、电流镜电路和带隙基准电路；其中，

所述第一三极管的输入端与电源连接，所述第一三极管的输出端与所述带隙基准电路的第一输入端连接；

所述带隙基准电路的输出端作为所述基准电压源电路的输出端；

所述电流镜电路的第一电流输出端与所述第一三极管的控制端连接；所述电流镜电路的第二电流输出端与所述带隙基准电路的第二输入端连接；用于对所述带隙基准电路的工作电流进行补偿，降低所述带隙基准电路的输出电压的温度系数。

可选地，所述电流镜电路为共栅共源电流镜电路。

可选地，所述共栅共源电流镜电路包括第一PMOS管和第二PMOS管；其中，

所述第一PMOS管的源极与所述第二PMOS管的源极均与所述电源连接；所述第一PMOS管的漏极和栅极均与所述第二PMOS管的栅极连接；所述第一PMOS管的漏极作为所述电流镜电路的所述第一电流输出端；所述第二PMOS管的漏极作为所述电流镜电路的所述第二电流输出端。

可选地，所述第一PMOS管与所述第二PMOS管均为增强型PMOS管。

可选地，所述带隙基准电路包括第二三极管、第三三极管、第四三极管、第五三极管、第一电阻、第二电阻、第三电阻和第一运算放大器；其中，

所述第二三极管的输入端与所述第三三极管的输入端连接，并作为所述带隙基准电路的第一输入端；

所述第二三极管的控制端和所述第三三极管的控制端均与所述第一运算放大器的输出端连接，并作为所述带隙基准电路的输出端；

所述第二三级管的输出端分别与所述第四三极管的输入端和所述第五三极管的控制端连接；所述第四三极管的输出端分别与所述第一电阻的第一端和所述第一运算放大器的反相输入端连接；所述第一电阻的第二端接地；所述第三三极管的输出端分别与所述第四三极管的控制端和所述第五三极管的输入端极连接；所述第五三极管的输出端与所述第二电阻的第一端连接；

所述第二电阻的第二端分别与所述第一运算放大器的正相输入端和所述第三电阻的第一端连接，并作为所述带隙基准电路的第二输入端；所述第三电阻的第二端接地，所述第三电阻与所述第一电阻的阻值相等。

可选地，所述第二三极管、所述第三三极管、所述第四三极管和所述第五三极管的型号均相同。

可选地，所述带隙基准电路包括第一开关管、第六三极管、第七三极管、第四电阻、第五电阻、第六电阻和第二运算放大器；其中，

所述第一开关管的输入端作为所述带隙基准电路的第一输入端；

所述第一开关管的控制端与所述第二运算放大器的输出端连接；所述第一开关管的输出端分别与所述第四电阻的第一端和所述第五电阻的第一端连接，并作为所述带隙基准电路的第一输出端，用以输出第一基准电压；

所述第四电阻的第二端分别与所述第二运算放大器的正相输入端、所述第六三极管的输入端、所述第六三极管的控制端连接，；

所述第六三极管的输出端接地；所述第五电阻的第二端分别与所述第二运算放大器的反相输入端、所述第七三极管的输入端、所述第七三极管的控制端连接，所述第五电阻与所述第四电阻的阻值相等；所述第七三极管的输出端与所述第六电阻的第一端连接；所述第六电阻的第二端接地。

可选地，所述第一开关管为MOS管。

可选地，所述第一开关管为三极管；所述第二运算放大器的输出端作为所述带隙基准电路的第二输出端，用以输出比所述第一基准电压高的第二基准电压。

可选地，所述第一三极管为NPN三极管，所述NPN三级管的集电极作为所述第一三极管的输入端，所述NPN三极管的发射极作为所述第一三极管的输出端。

本申请所提供的基准电压源电路，包括第一三极管、电流镜电路和带隙基准电路；其中，所述第一三极管的输入端与电源连接，所述第一三极管的输出端与所述带隙基准电路的第一输入端连接；所述带隙基准电路的输出端作为所述基准电压源电路的输出端；所述电流镜电路的第一电流输出端与所述第一三极管的控制端连接；所述电流镜电路的第二电流输出端与所述带隙基准电路的第二输入端连接；用于对所述带隙基准电路的工作电流进行补偿，降低所述带隙基准电路的输出电压的温度系数。

可见，相比于现有技术，本申请所提供的基准电压源电路引入了电流镜电路，将电流镜电路输出的第一镜电流经第一三极管放大后输入至带隙基准电路的主电路，并将与第一镜电流等大的第二镜电流作为补偿电流对带隙基准电路的工作电流进行了适当调节。通过选择合适相对大小的补偿电流，可有效降低带隙基准电路的输出电压的温度系数，抑制温漂问题，进而提高输出电压的精确度和稳定性。

附图说明

为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。

图1为本申请所提供的一种基准电压源电路的电路结构图；

图2为本申请所提供的另一种基准电压源电路的电路结构图。

具体实施方式

本申请的核心在于提供一种基准电压源电路，以便进一步地有效降低温度系数、抑制温漂问题，进而提高输出精度和稳定性。

为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参考图1，图1为本申请所提供的一种基准电压源电路的电路结构图，主要包括：第一三极管Q1、电流镜电路2和带隙基准电路3；其中，

第一三极管Q1的输入端与电源连接，第一三极管Q1的输出端与带隙基准电路3的第一输入端连接；

带隙基准电路3的输出端作为基准电压源电路的输出端；

电流镜电路2的第一电流输出端与第一三极管Q1的控制端连接；电流镜电路2的第二电流输出端与带隙基准电路3的第二输入端连接；用于对带隙基准电路3的工作电流进行补偿，降低带隙基准电路3的输出电压的温度系数。

为了有效降低基准电压源电路输出的基准电压的温度系数，本申请所提供的基准电压源电路，具体使用了电流镜电路2的镜电流来对带隙基准电路3的工作电流进行补偿，以便改变电路的工作状态，达到抑制温漂的目的。

需要说明的是，本领域技术人员应当理解，对于温度系数相对大小的衡量并非是数学意义上带有正负号的大小比较，无论是正温度系数还是负温度系数，都会造成一定的温漂问题，因而，本领域内所说的降低温度系数实际上是指降低温度系数的绝对值，即令温度系数趋于0。该部分内容在下文中就不再赘述。

带隙基准电路3是本领域内一类较为常用的基准电压源电路，它利用三极管的基极-发射极电压的负温度系数与多个三极管在不同电流密度下压差的正温度系数进行相互抵消，而得到一个温度特性较为理想的输出电压，即基准电压。通俗地说，带隙基准电路3的输出电压实际上就是各个三极管基极-发射极电压的数学函数，而带隙基准电路3中各支路的工作电流或者说是工作状态则会影响到各三极管基极-发射极电压前面的系数。因此，本申请正是通过引入镜电流来对带隙基准电路3的工作电流进行补偿，来对输出电压的温度系数进行降低调节的。

当然，用于补偿的镜电流需要选择合适的大小。这里可通过选择适合型号的第一三极管Q1来实现。对于三极管而言，其发射极电流或者集电极电流都可近似为基极电流的β倍，β就是三极管的一个重要参数。本申请中，电流镜电路2的第一电流输出端和第二电流输出端所分别输出的第一镜电流和第二镜电流是等大的，而其中，第一镜电流也同时是第一三极管Q1的基极电流，而第二镜电流就是输入至带隙基准电路3的第二输入端的补偿电流。由于第一三极管Q1的输出端直接与带隙基准电路3主电路的第一输入端连接，所以其基极电流经放大了β倍流入了带隙基准电路3的主电路。因此，输入至带隙基准电路3的补偿电流与带隙基准电路3主电路的工作电流的相对大小关系就具体由第一三极管Q1确定了。通过选择合适型号的第一三极管Q1可得到相对大小较为合适的补偿电流，进而得到理想的补偿效果。

可见，本申请所提供的基准电压源电路引入了电流镜电路2，将电流镜电路2输出的第一镜电流经第一三极管Q1放大后输入至带隙基准电路3的主电路，并将与第一镜电流等大的第二镜电流作为补偿电流对带隙基准电路3的工作电流进行了适当调节。通过选择合适相对大小的补偿电流，可有效降低带隙基准电路3的输出电压的温度系数，抑制温漂问题，进而提高输出电压的精确度和稳定性。

本申请所提供的基准电压源电路，在上述实施例的基础上：

作为一种优选实施例，电流镜电路2为共栅共源电流镜电路。具体地，如图1所示，共栅共源电流镜电路包括第一PMOS管MP1和第二PMOS管MP2；其中，

第一PMOS管MP1的源极与第二PMOS管MP2的源极均与电源连接；第一PMOS管MP1的漏极和栅极均与第二PMOS管MP2的栅极连接；第一PMOS管MP1的漏极作为电流镜电路2的第一电流输出端；第二PMOS管MP2的漏极作为电流镜电路2的第二电流输出端。

具体地，采用如图1所示的由MOS管组成的共栅共源电流镜，由于管子的衬底与源极短接，因而不会产生体效应问题；而又由于管子漏极和栅极短接，因而具有较低的交流输入电阻，从而具有较强的驱动能力。

作为一种优选实施例，第一PMOS管MP1与第二PMOS管MP2均为增强型PMOS管。

具体地，本申请推荐但不限于采用本领域内在正压控制场景下所常用的增强型PMOS管。

如图1所示，作为一种优选实施例，带隙基准电路3包括第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、第一电阻R1、第二电阻R2、第三电阻R3和第一运算放大器A1；其中，

第二三极管Q2的输入端与第三三极管Q3的输入端连接，并作为带隙基准电路3的第一输入端；

第二三极管Q2的控制端和第三三极管Q3的控制端均与第一运算放大器A1的输出端连接，并作为带隙基准电路3的输出端；

第二三级管Q2的输出端分别与第四三极管Q4的输入端和第五三极管Q5的控制端连接；第四三极管Q4的输出端分别与第一电阻R1的第一端和第一运算放大器A1的反相输入端连接；第一电阻R1的第二端接地；第三三极管Q3的输出端分别与第四三极管Q4的控制端和第五三极管Q5的输入端连接；第五三极管Q5的输出端与第二电阻R2的第一端连接；

第二电阻R2的第二端分别与第一运算放大器A1的正相输入端和第三电阻R3的第一端连接，并作为带隙基准电路3的第二输入端；第三电阻R3的第二端接地，第三电阻R3与第一电阻R1的阻值相等。

具体地，图1示出了一种带隙基准电路2的具体的电路结构。其中，第一电阻R1上的工作电流为I1；第二电阻R2上的工作电流为I2；第三电阻R3上的工作电流为I3；第一三极管Q1输出至带隙基准电路2的电流为IPTAT，则第一三极管Q1的基极电流即第一镜电流Ip1近似为Ip1＝IPTAT/β，同样地，输入至带隙基准电路3的补偿电流即第二镜电流Ip2为Ip2＝Ip1＝IPTAT/β。

如图1所示，第二三极管Q2的输入端和第三三极管Q3的输入端短接，共同作为带隙基准电路3的第一输入端，与第一三极管Q1的输出端连接。第一运算放大器A1的正相输入端与第三电阻R3的第一端连接，作为带隙基准电路3的第二输入端。第一运算放大器A1的输出端作为带隙基准电路3的输出端，用于输出基准电压VREF。

根据图1所示电路结构可知，输出的基准电压VREF等于以下三者之和：第三三极管Q3的基极-发射极电压Vbe_3、第四三极管Q4的基极-发射极电压Vbe_4、第一电阻R1的两端电压Vr1。因此有；

VREF＝Vbe_3+Vbe_4+Vr1＝Vbe_3+Vbe_4+R1·I1。

根据第一运算放大器A1的电压钳位作用可知：

I2＝(Vbe_3+Vbe_4-Vbe_2-Vbe_5)/R2。

其中，Vbe_2为第二三极管Q2的基极-发射极电压；Vbe_5为第五三极管Q5的基极-发射极电压。同时，因为第一电阻R1与第三电阻R3并联，且两者阻值相等，所以有：

I1＝I3＝I2+Ip2＝I2+IPTAT/β；

而根据带隙基准电路3的电路结构可知IPTAT＝I1+I2，因此可得：

I1＝I2+(I1+I2)/β＝I2·(β+1)/(β-1)；

由此，图1所示的基准电压源所输出的基准电压VREF为：

而若没有设置本申请中的电流镜电路2和第一三极管Q1，即采用现有技术直接将电源与带隙基准电路的第一输入端连接，且没有为带隙基准电路3引入补偿电流Ip2，则I3＝I2＝I1，此时输出的基准电压V’REF为：

由此可见，本申请实施例所提供的基准电压源电路，通过引入补偿电流Ip2，一方面改变了输出电压具体表达式中三级管基极-发射极电压的系数大小，使得总温度系数朝着减小的方向变化；另一方面，在发生变化的系数中，β本身就与三级管的制备工艺和电路的工作温度有关，因此在不同温度情况下的β值也不同，从而可进一步帮助调整不同温度下的输出电压的大小，以便抑制温漂问题。

事实上，本申请还通过实验测试来对图1所示的基准电压源电路进行了效果验证。在-40℃～120℃温度环境下，其在典型工艺角下输出电压的最大值和最小值分别为2.498179V和2.494791V，相差0.003388V；在最快工艺角下输出电压的最大值和最小值分别为2.470607V和2.466582V，相差0.004025V；在最慢工艺角下输出电压的最大值和最小值分别为2.543598V和2.538757V，相差0.004841V。

而当不添加镜电流电路2和第一三极管Q1而单独使用图1所示的带隙基准电路3时，得到在-40℃～120℃温度环境下，典型工艺角下输出电压的最大值和最小值分别为2.449359V和2.444333V，相差0.005026V；在最快工艺角下输出电压的最大值和最小值分别为2.475404V和2.462536V，相差0.012868V；在最慢工艺角下输出电压的最大值和最小值分别为2.428701V和2.418339V，相差0.010362V。

可见，本申请所提供的基准电压源在各种工艺角下不同温度的输出电压变化范围均在0.005V以内，而相对地，现有技术中不进行电流补偿的带隙基准电路在各种工艺角下不同温度的输出电压变化范围却可能会超过0.01V。由此可见，本申请所提供的基准电压源的输出电压相对于现有技术对温度的敏感度更小，即具有更小的温漂问题，可在不同温度环境下输出相对较为稳定的基准电压。

作为一种优选实施例，第二三极管Q2、第三三极管Q3、第四三极管Q4和第五三极管Q5的型号均相同。

具体地，为了保证带隙基准电路3主电路的工作性能，优选地，可选择同样型号的三极管器件。至于具体的器件型号，可由本领域技术人员根据实际应用情况自行选择并设置。

请参考图2，图2为本申请所提供的另一种基准电压源电路的电路结构图。图2中除带隙基准电路3外，其余部分与图1类似，这里就不再赘述。

如图2所示，作为一种优选实施例，带隙基准电路3包括第一开关管G1、第六三极管Q6、第七三极管Q7、第四电阻R4、第五电阻R5、第六电阻R6和第二运算放大器A2；其中，

第一开关管G1的输入端作为带隙基准电路3的第一输入端；

第一开关管G1的控制端与第二运算放大器A2的输出端连接；第一开关管G1的输出端分别与第四电阻R4的第一端和第五电阻R5的第一端连接，并作为带隙基准电路3的第一输出端，用以输出第一基准电压VREF1；

第四电阻R4的第二端分别与第二运算放大器A2的正相输入端、第六三极管Q6的输入端、第六三极管Q6的控制端连接，并作为带隙基准电路3的第二输入端；

第六三极管Q6的输出端接地；第五电阻R5的第二端分别与第二运算放大器A2的反相输入端、第七三极管Q7的输入端、第七三极管Q7的控制端连接，第五电阻R5与第四电阻R4的阻值相等；第七三极管Q7的输出端与第六电阻R6的第一端连接；第六电阻R6的第二端接地。

具体地，在图2所示的带隙基准电路3中，第一开关管G1的输入端具体为带隙基准电路3的第一输入端，第四电阻R4上的电流为I4；第五电阻R5上的电流为I5；第六电阻R6上的电流为I6；第一开关管G1的输出端为图2所示带隙基准电路3的第一输出端，用于输出第一基准电压VREF1。

类似地，由于第二运算放大器A2的钳位作用，阻值相等的第四电阻R4与第五电阻R5相当于并联，因此：

I4＝I5＝I6＝(Vbe_6-Vbe_7)/R2；

所以可得：

如图2所示，通过将镜电流电路2的第二镜电流Ip2补偿至第二运算放大器A2的正相输入端，令第六三极管Q6上的工作电流相比于补偿前发生了变化，因而使得Vbe_6改变，进而又会影响到带隙基准电路3中其他工作电流的大小。

需要说明的是，本申请并不限制第一开关管G1的具体类型，例如，其具体可以为MOS管；再例如，如图2所示，其具体也可以为三极管。

当第一开关管G1为三极管时；第二运算放大器A2的输出端作为带隙基准电路3的第二输出端，用以输出比第一基准电压VREF1高的第二基准电压VREF2。

具体地，当将第二运算放大器A2的输出端作为带隙基准电路3的第二输出端用以输出第二基准电压VREF2时，可得：

其中，Vbe_G1为第一开关管G1的基极-发射极电压。因此，当需要使用更高的基准电压时，即可利用带隙基准电路3的第二输出端所输出的第二基准电压VREF2。

作为一种优选实施例，第一三极管Q1为NPN三极管，NPN三级管的集电极作为第一三极管Q1的输入端，NPN三极管的发射极作为第一三极管Q1的输出端。

具体地，如图1和图2所示，不管采用何种具体的带隙基准电路3，第一三极管Q1都具体可以采用NPN型的三极管。本领域技术人员应当理解的是，对于NPN型三极管，其集电极即为三极管的输入端，而发射极即为三极管的输出端。

本申请中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需说明的是，在本申请文件中，诸如“第一”和“第二”之类的关系术语，仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。此外，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。