1.一种基准电压源电路，其特征在于，包括第一三极管、电流镜电路和带隙基准电路；其中，
所述第一三极管的输入端与电源连接，所述第一三极管的输出端与所述带隙基准电路的第一输入端连接；
所述带隙基准电路的输出端作为所述基准电压源电路的输出端；
所述电流镜电路的第一电流输出端与所述第一三极管的控制端连接；所述电流镜电路的第二电流输出端与所述带隙基准电路的第二输入端连接；用于对所述带隙基准电路的工作电流进行补偿，降低所述带隙基准电路的输出电压的温度系数。
2.根据权利要求1所述的基准电压源电路，其特征在于，所述电流镜电路为共栅共源电流镜电路。
3.根据权利要求2所述的基准电压源电路，其特征在于，所述共栅共源电流镜电路包括第一PMOS管和第二PMOS管；其中，
所述第一PMOS管的源极与所述第二PMOS管的源极均与所述电源连接；所述第一PMOS管的漏极和栅极均与所述第二PMOS管的栅极连接；所述第一PMOS管的漏极作为所述电流镜电路的所述第一电流输出端；所述第二PMOS管的漏极作为所述电流镜电路的所述第二电流输出端。
4.根据权利要求3所述的基准电压源电路，其特征在于，所述第一PMOS管与所述第二PMOS管均为增强型PMOS管。
5.根据权利要求1所述的基准电压源电路，其特征在于，所述带隙基准电路包括第二三极管、第三三极管、第四三极管、第五三极管、第一电阻、第二电阻、第三电阻和第一运算放大器；其中，
所述第二三极管的输入端与所述第三三极管的输入端连接，并作为所述带隙基准电路的第一输入端；
所述第二三极管的控制端和所述第三三极管的控制端均与所述第一运算放大器的输出端连接，并作为所述带隙基准电路的输出端；
所述第二三极管的输出端分别与所述第四三极管的输入端和所述第五三极管的控制端连接；所述第四三极管的输出端分别与所述第一电阻的第一端和所述第一运算放大器的反相输入端连接；所述第一电阻的第二端接地；所述第三三极管的输出端分别与所述第四三极管的控制端和所述第五三极管的输入端连接；所述第五三极管的输出端与所述第二电阻的第一端连接；
所述第二电阻的第二端分别与所述第一运算放大器的正相输入端和所述第三电阻的第一端连接，并作为所述带隙基准电路的第二输入端；所述第三电阻的第二端接地，所述第三电阻与所述第一电阻的阻值相等。
6.根据权利要求5所述的基准电压源电路，其特征在于，所述第二三极管、所述第三三极管、所述第四三极管和所述第五三极管的型号均相同。
7.根据权利要求1所述的基准电压源电路，其特征在于，所述带隙基准电路包括第一开关管、第六三极管、第七三极管、第四电阻、第五电阻、第六电阻和第二运算放大器；其中，
所述第一开关管的输入端作为所述带隙基准电路的第一输入端；
所述第一开关管的控制端与所述第二运算放大器的输出端连接；所述第一开关管的输出端分别与所述第四电阻的第一端和所述第五电阻的第一端连接，并作为所述带隙基准电路的第一输出端，用以输出第一基准电压；
所述第四电阻的第二端分别与所述第二运算放大器的正相输入端、所述第六三极管的输入端、所述第六三极管的控制端连接；
所述第六三极管的输出端接地；所述第五电阻的第二端分别与所述第二运算放大器的反相输入端、所述第七三极管的输入端、所述第七三极管的控制端连接，所述第五电阻与所述第四电阻的阻值相等；所述第七三极管的输出端与所述第六电阻的第一端连接；所述第六电阻的第二端接地。
8.根据权利要求7所述的基准电压源电路，其特征在于，所述第一开关管为MOS管。
9.根据权利要求7所述的基准电压源电路，其特征在于，所述第一开关管为三极管；所述第二运算放大器的输出端作为所述带隙基准电路的第二输出端，用以输出比所述第一基准电压高的第二基准电压。
10.根据权利要求1至9任一项所述的基准电压源电路，其特征在于，所述第一三极管为NPN三极管，所述NPN三级管的集电极作为所述第一三极管的输入端，所述NPN三极管的发射极作为所述第一三极管的输出端。