200是η型组合栅极晶体管。组合栅极晶体管200包括衬底202。栅极介电层204位于衬底202的沟道区206上方。栅电极210位于栅极介电层204的上方。栅电极210的主体区212掺杂有P型掺杂剂。为了自对准形成η型掺杂源极/漏极(S/D)部件220，栅电极210的边缘214是η型掺杂的。在一些实施例中，隔离区230位于相邻的组合栅极晶体管之间。在一些实施例中，栅电极210包括掺杂的多晶娃、金属栅极或其他合适的栅极材料。在一些实施例中，P型掺杂剂包括硼、二氟化硼或其他合适的P型掺杂剂。在一些实施例中，η型掺杂剂包括砷、磷或其他合适的η型掺杂剂。
[0035]再次参照图1，组合栅极晶体管Ml的栅极连接至组合栅极晶体管的漏极端。组合栅极晶体管Ml的基体连接至组合栅极晶体管的源极端。在一些实施例中，组合栅极晶体管Ml是基本P型掺杂的。基本P型掺杂的意思是组合栅极晶体管Ml的栅电极(除了栅电极的边缘处之外)是P型掺杂的。组合栅极晶体管Ml的栅电极的边缘是η型掺杂的，以便于形成组合栅极晶体管的漏极端和源极端。
[0036]第一电流源102配置为向组合栅极晶体管Ml提供第一电流。在一些实施例中，第一电流源102包括至少一个电流镜。在一些实施例中，第一电流源102包括启动器件和电流生成器件、或其他合适的电流源。
[0037]晶体管M2用于帮助产生不依赖于温度的基准电压Vref。晶体管M2不是组合栅极晶体管。在一些实施例中，晶体管M2是标准NMOS晶体管。晶体管M2的栅极连接至组合栅极晶体管Ml的栅极。晶体管M2的漏极端连接至工作电压VDD。晶体管M2的基体连接至晶体管的源极端。
[0038]组合栅极晶体管Ml具有由组合栅极晶体管的宽度和长度所限定的第一尺寸。晶体管M2具有由该晶体管的宽度和长度所限定的第二尺寸。晶体管M2的尺寸大于组合栅极晶体管Ml的尺寸。晶体管M2的尺寸是组合栅极晶体管Ml的尺寸的N整数倍。在一些实施例中，N整数倍在约2到约50的范围内。晶体管M2和组合栅极晶体管Ml之间的尺寸差异帮助确定基准电压Vref的温度依赖性。适当地确定晶体管M2相对于组合栅极晶体管Ml的尺寸产生了不依赖于温度的基准电压Vref。
[0039]第一电流源102配置为向组合栅极晶体管Ml提供第一电流。第二电流源104配置为向晶体管M2提供第二电流。基于第一电流与第二电流的比率限定了最小公分母电流(Ilcd) ο例如，第一电流与第二电流的比率为11:2，该比率产生的最小公分母电流为I。第一电流与第二电流的比率为8:4，该比率产生的最小公分母电流为4。第一电流是Ira的第一整数倍(Kl)。第二电流是Ira的第二整数倍(K2)。第一整数倍Kl大于第二整数倍K2。在一些实施例中，第一整数倍Kl比第二整数倍K2大大约两倍。在一些实施例中，第一整数倍Kl比第二整数倍K2大两倍多。
[0040]至少部分地通过第一整数倍Kl和第二整数倍K2来确定N整数倍。整数倍N的调节能够调节基准电压Vref的温度依赖性。调节N整数倍，使得组合栅极晶体管Ml和晶体管M2的Λ Vgs大约等于用于形成基准电压源100的生产工艺中所使用的基于半导体的材料的带隙电压，以产生不依赖于温度的基准电压Vref。
[0041]晶体管M3用于去除流过晶体管M2的漏源电流的沟道泄漏分量。晶体管M3的尺寸等于晶体管M2的尺寸。为了基准电压Vref的温度补偿的目的，流经晶体管M2的任何泄漏电流都被引导至晶体管M3以帮助保持第二电流12。为了基准电压Vref的温度补偿的目的，添加晶体管M3以补偿通过晶体管M2的泄漏有助于使用整个第二电流12。当M2的漏源电压等于M3的漏源电压时，这种泄漏消除最有效，从而当将工作电压VDD设定为2Vref的值时，会发生这种泄漏消除。在不包括晶体管M3的方法中，在80°C以上的温度下基准电压源的精确度快速下降。
[0042]图3是根据一个或多个实施例的基准电压源300的原理图。基准电压源300包括类似于基准电压源100的组合栅极晶体管Ml、晶体管M2和晶体管M3。基准电压源300还包括配置为接收输入电压并产生偏置电流的启动和偏置电流发生器区310。第一电流镜区320配置为基于来自启动和偏置电流发生器310的偏置电流产生用于组合栅极晶体管Ml的第一电流II。第二电流镜区330配置为接收第一电流Il的镜像部分且产生用于晶体管M2的第二电流12。电压固定(boxing)区340配置为将晶体管M2两端的电压降保持为约等于基准电压Vref。
[0043]启动和偏置电流发生器区310配置为接收工作电压VDD。启动和偏置电流发生器310连接在工作电压VDD和负电源电压VSS之间。启动和偏置电流发生器区310配置为沿着连接至第一电流镜区320的第一导线产生偏置电流。第一电流镜区320配置为接收工作电压VDD。连接至第一电流镜区320的第二导线串联连接至第二电流镜区330。连接至第一电流镜区320的第三导线串联连接至组合栅极晶体管Ml。连接至第一电流镜区320的第四导线串联连接至电压固定区340的第一部分。电压固定区340的第二部分串联连接至晶体管M2和第二电流镜区330。在一些实施例中，工作电压VDD大于两倍的基准电压Vref。在一些实施例中，负电源电压VSS等于0V。在一些实施例中，负电源电压VSS大于或小于0V,使得工作电压VDD总是适用于负电源电压VSS。
[0044]启动和偏置电流发生器区310配置为产生由基准电压源300使用的偏置电流。启动和偏置电流发生器区310包括配置为接收工作电压VDD的启动电阻器R1。第一偏置晶体管M21与启动电阻器Rl串联连接。偏置电阻器R2串联连接至第二偏置晶体管M22。偏置电阻器R2连接至负电源电压VSS。第一偏置晶体管M21的栅极连接至第二偏置晶体管M22和偏置电阻器R2之间的节点。第二偏置晶体管M22的栅极连接至启动电阻器Rl和第一偏置晶体管M21之间的节点。第一偏置晶体管M21的源极端连接至负电源电压VSS。第二偏置晶体管M22的漏极端与第一电流镜区320串联连接。在一些实施例中，第一偏置晶体管M21是NMOS晶体管。在一些实施例中，第二偏置晶体管M22是NMOS晶体管。在一些实施例中，第一偏置晶体管M21和第二偏置晶体管M22处于弱反型状态。弱反型状态意味着晶体管的栅源电压Vgs低于晶体管的阈值电压。
[0045]启动电阻器Rl用于提供从工作电压VDD到第二偏置晶体管M22的栅极的直接路径以使基准电压源300开始工作。至少部分地基于第一偏置晶体管M21的栅源电压Vgs限定了偏置电阻器R2两端的电压。至少部分地通过用于引导流经启动电阻器Rl的启动电流的电压限定了第一偏置晶体管M21的Vgs。通过方程式VDD - V (NI 3) /r I来提供基准电压源300的启动电流，其中，VDD是工作电压，rl是启动电阻器Rl的相应电阻，且V(N13)由第一偏置晶体管M21的栅源电压Vgs和第二偏置晶体管M22的栅源电压Vgs的总和得出。沿着第一导线引导偏置电流通过第二偏置晶体管M22到达电流镜区320，且偏置电流由方程式V(N12)/r2得出，其中，V(N12)是第一偏置晶体管M21的栅源电压Vgs，且r2是偏置电阻器R2的相应电阻。
[0046]第一电流镜区320用于向组合栅极晶体管Ml提供整数比倍数的偏置电流。第一电流镜区320包括与第一镜像电阻器R6串联连接的第一镜像晶体管M6。第一镜像电阻器R6连接至工作电压VDD。第一镜像晶体管M6是二极管接法的。第一镜像晶体管M6的漏极端沿着第一导线连接至第二偏置晶体管M22。第二镜像晶体管M7与第二镜像电阻器R7串联连接。第二镜像电阻器R7连接至工作电压VDD。第二镜像晶体管M7的栅极连接至第一镜像晶体管M6的栅极。第二镜像晶体管M7的漏极端沿着第二导线连接至第二电流镜区330。第三镜像晶体管M8与第三镜像电阻器R8串联连接。第三镜像电阻器R8连接至工作电压VDD。第三镜像晶体管的栅极连接至第一镜像晶体管M6的栅极。第三镜像晶体管M8的漏极端沿着第三导线连接至组合栅极晶体管Ml。第四镜像晶体管M9与第四镜像电阻器R9串联连接。第四镜像电阻器R9连接至工作电压VDD。第四镜像晶体管M9的栅极连接至第一镜像晶体管M6的栅极。第四镜像晶体管M9的漏极端沿着第四导线连接至电压固定区340。在一些实施例中，第一镜像晶体管M6、第二镜像晶体管M7、第三镜像晶体管M8和第四镜像晶体管M9中的每一个都是PMOS晶体管。
[0047]第一电流镜区320配置为沿着第一导线接收来自启动和偏置电流发生器区310的偏置电流，以及沿着第二导线、第三导线和第四导线来镜像偏置电流。第一镜像晶体管M6的尺寸限定为用于第一镜像晶体管、第二镜像晶体管M7、第三镜像晶体管M8和第四镜像晶体管M9的第一晶体管单位尺寸的