追踪对存储器的行的激活的方法和设备的制造方法
【专利说明】
[0001] 本申请要求于2014年1月15日在美国专利商标局提交的第61/927, 636号美国 临时申请和2014年12月4日提交的第14/560, 674号美国专利申请的权益，该申请的公开 全部合并于此以资参考。
技术领域
[0002] 与示例性实施例一致的方法和设备涉及追踪对于存储器的行的激活，更具体地， 涉及一种使用更少数量的行激活计数器来有效地追踪对于存储器的行的激活的方法和设 备。
【背景技术】
[0003] 当动态随机存取存储器（DRAM)的目标行在一段时间内被激活太多次时，存储在 物理上与目标行相邻的相邻行的数据会被干扰或丢失。具体地，由于DRAM设计的增加的密 度，存储在相邻行的数据会由于目标行的频繁激活而产生的噪声而损坏。
[0004] 因此，对于某些DRAM装置，制造商可基于例如DRAM的架构和目标行的激活的速率 (以该速率激活目标行可能使DRAM的相邻行中存储的数据损坏）来确定在一段时间内对于 目标行的最多激活次数。一旦达到在一段时间的激活的次数，相邻行应被刷新以避免在相 邻行中存储的数据的损坏。
[0005] 通常在一段时间内对目标行的最多激活次数可被称为最大激活计数（MAC)。MAC 是在相邻行应被刷新以避免数据损坏之前，在一段时间内对于目标行的最多激活次数，即， 最大激活窗口（tMAW)。
[0006] 当一个或两个"干扰（aggressor)"行的目标是一个"受害（victim)"行时，会发 生与由于目标行的频繁激活而导致存储在相邻行中的数据损坏相关联的情况。例如，相邻 受害行被布置于其间的多个目标干扰行可被频繁激活。因此，针对给定受害行的两个干扰 行的激活的总数不应超过MAC，这是因为对于两个干扰行的激活会造成存储在相邻受害行 的数据的损坏。
[0007] 如果MAC限制达到最大激活窗口，在向目标行发送另一激活之前，存储器控制器 可刷新DRAM中的所有行，执行目标行刷新（TRR)以仅对与过度活跃的目标行相邻的行进行 刷新，或者限制对于目标行的激活使得不会达到MAC限制，这避免了必须对所有行执行完 全刷新或TRR，但是这会使行激活的实现延迟。
[0008] 在以上情景中，由于控制对于DRAM中的行的激活的存储器控制器不知道行的物 理定向，因此管理针对受害行的MAC很复杂。这样，存储器控制器不能追踪针对关于给定的 受害行的两个干扰行的激活。为了防止超过针对受害行的MAC，可在最大激活窗口中将有效 MAC值设置为MAC/2激活次数。
[0009] 管理MAC限制通常需要在最大激活窗口内追踪已经被发送到DRAM的每一行的激 活次数。为了真实地追踪对于每一行的激活次数，需要用于每个存储体（bank)的每一行以 及用于DRAM中的每个组（rank)的计数器。在具有总计4个组、每个组有16个存储体、每 个存储体有128K行的DRAM中，计数器的数量将会是4X 16 X 128K = 8192K个计数器，每个 计数器需要N位。这样的数量的计数器和对于它们的管理所需的相关联的空间从存储器控 制器设计的功率/面积方面来说很快就变得无法管理。
【发明内容】
[0010] 示例性实施例可克服以上缺点。然而，示例性实施例不必克服以上缺点。
[0011] 根据示例性实施例的一方面，提供了一种用于控制存储器的存储器控制器，所述 存储器控制器包括：页表，被配置为存储以下项：第一条目表，包括第一条目，所述第一条 目包括：第一标识符，标识存储器在第一时间段期间被激活的第一存储器行；超时计数器， 指示在第一时间段期间的第一剩余时间；第二条目表，包括第二条目，第二条目包括：第二 标识符，标识存储器在至少一个第二时间段期间被激活的第二存储器行；激活计数器，对第 二存储器行的激活次数进行计数；第二超时计数器，指示所述至少一个第二时间段期间剩 余的第二时间。
[0012] 根据示例性实施例的一方面，提供了一种追踪对存储器的行的激活的方法，所述 方法包括：在存储器中存储页表，所述页表被配置为存储以下项：第一条目表，包括第一条 目，所述第一条目包括：第一标识符，标识存储器在第一时间段期间被激活的第一存储器 行；超时计数器，指示在第一时间段期间剩余的第一时间；第二条目表，包括第二条目，第 二条目包括：第二标识符，标识存储器在至少一个第二时间段期间被激活的第二存储器行； 激活计数器，对第二存储器行的激活次数进行计数；第二超时计数器，指示在所述至少一个 第二时间段期间剩余的第二时间；使用所述页表来追踪对于存储器的行的激活。
【附图说明】
[0013] 通过参照附图详细描述示例性实施例，以上和/或其它方面将会变得更清楚，其 中：
[0014] 图1示出了根据示例性实施例的DRAM的时序参数。
[0015] 图2示出根据示例性实施例的页表。
[0016] 图3示出根据示例性实施例的追踪对于储存器的行的激活的方法。
[0017] 图4示出根据示例性实施例的存储器控制器。
[0018] 图5示出根据示例性实施例的第四代双倍数据速率（DDR4)DRAM的装置参数。
[0019] 图6示出根据示例性实施例的采用追踪对于存储器的行的激活的方法和图5的装 置参数的性能数据测试结果。
【具体实施方式】
[0020] 以下，参照附图来更完整地描述示例性实施例，其中，相同的标号始终表示相同的 元件。当诸如"…中的至少一个"的表达出现在列出的元件之后时，修饰列出的全部元件而 不是修饰列出的单个元件。
[0021] 图1示出了根据示例性实施例的DRAM的时序参数。
[0022] DRAM时序参数限制在最大激活窗口（tMW)中可被声明用于DRAM中的目标行的激 活次数，通过理解各种DRAM时序参数，可减少为了避免违背MAC限制或显著影响整个DRAM 系统的性能而需要被同时追踪的DRAM的行的数量。
[0023] 如图1所示，DRAM的时序参数可包括DRAM最大激活窗口（tMW)和在tMW内对 于行的最多激活次数（tMAC)。如上面讨论的，可由DRAM的制造商确定这样的参数。
[0024] 为了实现对于MAC的行激活追踪，根据示例性实施例的存储器控制器包括作为对 于相同目标行的激活之间的平均时间量的附加时序参数tRCRow，tRCRow被计算为如下：
【主权项】
1. 一种用于控制存储器的存储器控制器，所述存储器控制器包括： 页表，被配置为存储以下项： 第一条目表，包括第一条目，第一条目包括： 第一标识符，标识存储器的在第一时间段期间被激活的第一存储器行； 超时计数器，指示在第一时间段期间剩余的第一时间； 第二条目表，包括第二条目，第二条目包括： 第二标识符，标识存储器的在至少一个第二时间段期间被激活的第二存储器行； 激活计数器，对第二