专利名称：可降低最低工作电压的存储元件的读取电路的制作方法
技术领域：
本发明是有关于一种存储元件的读取电路，且特别是有关于一种将存储单元(cell)的栅极以较高的电压来供电，而其余的电路以较低的电压来供电，以降低读取电路的整体外部的工作电压的可降低最低工作电压的存储元件的读取电路。
背景技术：
在半导体刚问世的时候，大多数的半导体电路都使用5V的工作电压。到了1980年的晚期，由于降低功率消耗和高速电路的需要，标准的电压从5V降到了3.3V，这样大约降低了一半的功率消耗，因此，可以设计出更多高密度的电路。功率消耗与电路设计等多种因素有关，如半导体技术、电路的体积(芯片的面积)、工作电压与工作频率等都会影响到功率消耗的大小，通常是透过调整各种电路设计，以使功率消耗降低。实际上，电压和速度是密切相关的，更快的速度需要更高的工作电压，但是提高工作电压将可能引起散热及噪声问题，因此，工作电压降低是制造更快速及更低功率消耗的半导体电路的关键因素。
以金氧半导体(MOS)的技术而言，公知的存储元件(例如是一次可编程(once time programmable，简称OTP)内存)的读取电路的最低工作电压会受到读取电路中的存储单元(例如是一次可编程制程单元(OTP processcell))的临界电压(threshold voltage，以Vt表示)的限制。因此，最低工作电压受限于存储单元的临界电压。为了降低工作电压，一般的作法是建立倍压电路，以提供电源，而使工作电压降至原来的一半。但是，这种方式不但使功率消耗加倍，而且需要驱动能力较强的倍压电路，如此一来，会使得读取电路在实际的应用上产生诸多的问题。
发明内容
有鉴于此，本发明提出一种可降低最低工作电压的存储元件的读取电路。本发明将位线连接于存储单元的漏极，而将字符线连接于存储单元的栅极。由于存储单元的漏极在读取时会有直流路径，所以会有较大的功率消耗，而由于存储单元的栅极为电容负载，所以功率消耗很小，因此本发明只提供字符线高电压。由于只需很低的驱动能力即可驱动字符线，所以可通过其它的高电压电源，也可以内建一个很小的升压电路来供电，而使读取电路的整体外部的工作电压降低。
为达成上述及其它目的，本发明提出一种可降低最低工作电压的存储元件的读取电路。此读取电路包含于一集成电路之中。此读取电路包括存储单元、字符线译码电路、位线译码电路、以及感测电路。上述的存储单元具有漏极、栅极、以及源极，其中漏极耦接至位线，栅极耦接至字符线，而源极耦接至地。上述的字符线译码电路耦接至字符线及地址线。上述的位线译码电路耦接至位线及地址线。而上述的感测电路耦接至位线译码电路及数据线。其中，存储单元的栅极以额外电源电压来供电，存储单元的漏极、字符线译码电路、位线译码电路、以及感测电路以预设电源电压来供电，而额外电源电压高于预设电源电压。
在本发明的较佳实施例中，额外电源电压由位于此集成电路中的内部电路所提供。
在本发明的较佳实施例中，额外电源电压由位于此集成电路外部的外部元件所提供。
在本发明的较佳实施例中，额外电源电压由此读取电路中的内建升压电路所提供。其中，此内建升压电路用以将预设电源电压升压，而输出额外电源电压。
在本发明的较佳实施例中，存储元件为一次可编程内存、只读存储器、用电可抹除可编程只读存储器、或闪存。
在本发明的较佳实施例中，预设电源电压由电源供应器所提供。
综合上述，本发明将位线连接于存储单元的漏极，而将字符线连接于存储单元的栅极。由于存储单元的漏极在读取时会有直流路径，所以会有较大的功率消耗，而由于存储单元的栅极为电容负载，所以功率消耗很小，因此本发明只提供字符线高电压。由于只需很低的驱动能力即可驱动字符线，所以可通过其它的高电压电源，也可以内建一个很小的升压电路来供电，而使读取电路的整体外部的工作电压降低。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明。
图1绘示的是根据本发明一较佳实施例的可降低最低工作电压的存储元件的读取电路的电路方块图；图2绘示的是根据本发明一较佳实施例的可降低最低工作电压的存储元件的读取电路的额外电源电压的产生方式的电路方块图；
图3绘示的是根据本发明另一较佳实施例的可降低最低工作电压的存储元件的读取电路的额外电源电压的产生方式的电路方块图；图4绘示的是根据本发明又一较佳实施例的可降低最低工作电压的存储元件的读取电路的额外电源电压的产生方式的电路方块图。标记说明100，200，300，400读取电路102感测电路104位线译码电路106、202、302、402存储单元108字符线译码电路204、304、404集成电路206，306高电压电源208内部电路308外部元件406内建升压电路具体实施方式
请参照图1，其绘示的是根据本发明一较佳实施例的可降低最低工作电压的存储元件的读取电路100的电路方块图。其中，存储元件包括一次可编程(OTP)内存、只读存储器(ROM)、用电可抹除可编程只读存储器(EEPROM)、或闪存。而读取电路100包含于集成电路之中。由图1可知，读取电路100包括存储单元106、字符线译码电路108、位线译码电路104、以及感测电路102。上述的存储单元106具有漏极、栅极、以及源极，其中漏极耦接至位线，栅极耦接至字符线，而源极耦接至地。上述的字符线译码电路108耦接至字符线及地址线。上述的位线译码电路104耦接至位线及地址线。而上述的感测电路102耦接至位线译码电路104及感测线。其中，存储单元106的栅极以额外电源电压(VH)来供电，存储单元106的漏极、字符线译码电路108、位线译码电路104、以及感测电路102以预设电源电压(Vcc)(由电源供应器提供)来供电，而额外电源电压(例如3～5V)高于预设电源电压(例如1.5V)。
接下来将说明读取电路100的运作原理。当地址线传来一地址讯号，并且经过位线译码电路104与字符线译码电路108译码后，会使存储单元106处于导通状态，而使数据经过感测电路102输出。由于读取电路100的最低工作电压会受到存储单元106的临界电压值(Vt)的限制，所以读取电路100必须能够提供足够高的电压，以使存储单元106导通。由于读取电路100内的存储单元106中的栅极并不使用预设电源电压(Vcc)，而是使用高于预设电源电压(Vcc)的额外电源电压(VH)，所以预设电源电压(Vcc)不受存储单元106的临界电压值(Vt)的限制，而使将读取电路100的最低工作电压能大幅地降低。
由上述可知，本发明的特征在于将位线连接于存储单元106的漏极，而将字符线连接于存储单元106的栅极。由于存储单元106的漏极在读取时会有直流路径，所以会有较大的功率消耗，而由于存储单元106的栅极为电容负载，所以功率消耗很小，因此本发明只提供较高的额外电源电压(VH)至字符线，而其余的电路使用预设电源电压(Vcc)。因此，本发明可使读取电路100的整体外部的工作电压降低。
接下来请参照图2，其绘示的是根据本发明一较佳实施例的可降低最低工作电压的存储元件的读取电路200的额外电源电压(VH)的产生方式的电路方块图。由图2可知，集成电路204包括读取电路200与内部电路208。其中，内部电路208内含高电压电源206。在图2中，存储单元202的栅极所需的额外电源电压(VH)由内部电路208中的高电压电源206所提供。举例而言，如果在集成电路204中的内部电路208有高电压电源206(例如3～5V)的存在，则额外电源电压(VH)可由高电压电源206提供。
接下来请参照图3，其绘示的是根据本发明一较佳实施例的可降低最低工作电压的存储元件的读取电路300的额外电源电压(VH)的产生方式的电路方块图。由图3可知，集成电路304包括读取电路300，而外部元件308内含高电压电源306。在图3中，存储单元302的栅极所需的额外电源电压(VH)由外部元件308中的高电压电源306所提供。举例而言，如果集成电路304外的外部元件308有高电压电源306(例如3～5V)的存在，则额外电源电压(VH)可由外部元件308中的高电压电源306提供。
接下来请参照图4，其绘示的是根据本发明一较佳实施例的可降低最低工作电压的存储元件的读取电路400的额外电源电压(VH)的产生方式的电路方块图。由图4可知，集成电路404包括读取电路400。而内建升压电路406包含于读取电路400之中。其中，内建升压电路406用以将预设电源电压(Vcc)做升压，而产生额外电源电压(VH)，并且所产生的额外电源电压(VH)会供应至存储单元402的栅极。举例而言，如果读取电路400的外部元件、内部电路皆无高电压电源存在，则可以数个电容内建一组升压电路，将预设电源电压(Vcc)(例如1.5V)升压至额外电源电压(VH)(例如3～5V)，并且供应至存储单元402的栅极。
综上所述，本发明将位线连接于存储单元的漏极，而将字符线连接于存储单元的栅极。由于存储单元的漏极在读取时会有直流路径，所以会有较大的功率消耗，而由于存储单元的栅极为电容负载，所以功率消耗很小，因此本发明只提供字符线高电压。由于只需很低的驱动能力即可驱动字符线，所以可通过其它的高电压电源，也可以内建一个很小的升压电路来供电，而使读取电路的整体外部的工作电压降低。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种可降低最低工作电压的存储元件的读取电路，包含于一集成电路之中，其特征在于该读取电路包括一存储单元，具有一漏极、一栅极、以及一源极，其中该漏极耦接至一位线，该栅极耦接至一字符线，该源极耦接至地；一字符线译码电路，耦接至该字符线及一地址线；一位线译码电路，耦接至该位线及该地址线；以及一感测电路，耦接至该位线译码电路及一数据线；其中该存储单元的栅极以一额外电源电压来供电，该存储单元的漏极、该字符线译码电路、该位线译码电路、以及该感测电路以一预设电源电压来供电，而该额外电源电压高于该预设电源电压。
2.如权利要求1所述的可降低最低工作电压的存储元件的读取电路，其特征在于该额外电源电压由位于该集成电路中的一内部电路所提供。
3.如权利要求1所述的可降低最低工作电压的存储元件的读取电路，其特征在于该额外电源电压由位于该集成电路外部的一外部元件所提供。
4.如权利要求1所述的可降低最低工作电压的存储元件的读取电路，其特征在于该额外电源电压由该读取电路中的一内建升压电路所提供。
5.如权利要求4所述的可降低最低工作电压的存储元件的读取电路，其特征在于该内建升压电路用以将该预设电源电压升压，而输出该额外电源电压。
6.如权利要求1所述的可降低最低工作电压的存储元件的读取电路，其特征在于该存储元件是一次可编程内存。
7.如权利要求1所述的可降低最低工作电压的存储元件的读取电路，其特征在于该存储元件为只读存储器。
8.如权利要求1所述的可降低最低工作电压的存储元件的读取电路，其特征在于该存储元件为用电可抹除可编程只读存储器。
9.如权利要求1所述的可降低最低工作电压的存储元件的读取电路，其特征在于该存储元件为闪存。
10.如权利要求1所述的可降低最低工作电压的存储元件的读取电路，其特征在于该预设电源电压为由一电源供应器所提供。
全文摘要
一种可降低最低工作电压的存储元件的读取电路。本发明将位线连接于存储单元的漏极，而将字符线连接于存储单元的栅极。由于存储单元的漏极在读取时会有直流路径，所以会有较大的功率消耗，而由于存储单元的栅极为电容负载，所以功率消耗很小，因此本发明只提供字符线高电压。由于只需很低的驱动能力即可驱动字符线，所以可通过其它的高电压电源，也可以内建一个很小的升压电路来供电，而使读取电路的整体外部的工作电压降低。
文档编号G11C7/00GK1516190SQ0310007
公开日2004年7月28日 申请日期2003年1月8日 优先权日2003年1月8日
发明者朱秉濬, 朱秉 申请人:中颖电子(上海)有限公司