专利名称：存储器装置和操作这些存储器装置的方法
技术领域：
本发明有关于金属氧化物存储器装置，及操作此金属氧化物存储器装置的方法。
背景技术：
施加适合于集成电路中执行的电平的电子脉冲，可导致金属氧化物在两个或更多合适的范围内改变电阻。因为金属氧化物简单的结构、与标准互补金属氧化物半导体 (CMOS)工艺的兼容性、高速率、低功率消耗，以及具有3D叠层的潜力，使得金属氧化物在电阻式随机存取存储器(resistive random access memory,RRAM)装置的应用方面受到了关注。以氧化钨WOx为基底的RRAM已在两个或更多的电阻范围内，展现良好的电阻切换性质。可参考美国专利号7，800，094，标题具有含钨化合物的嵌式电阻式存储器的存储器装置及其制造方法，申请日为2007年12月12日的专利。在两个电阻态之间，维持相对大的电阻窗口是重要的，以可信赖地决定所存储的数据值。然而，由于材料的变异、工艺及操作环境，需要去改变金属氧化物存储器单元 (memory cell)的电阻态的脉冲性质在通过阵列时会变化。解决所需脉冲性质的变异的尝试，牵涉到施加足够编程每一存储器元件至所要的电阻态的单一高电压脉冲。然而，这导致至少一些存储器元件经历了比过渡到所要的电阻态的所需电压更高的电压。随着时间的推移，这些不必要的高电压会导致在金属氧化物材料上产生电阻上的变异。这些变异会减少电阻窗口，产生数据可靠性的问题，及可能的装置故障。因此，提供操作金属氧化物存储器装置的方法，以解决上述耐久性的问题，并产生改善的可靠度，值得期待。
发明内容
存储器装置和操作这些存储器装置的方法能够有效地使阵列中的金属氧化物存储器元件编程，同时也避免了施加不必要的高电压脉冲。此处所述的编程操作，包括施加较低的电压脉冲，来通过金属氧化物存储器元件，以建立所需的电阻状态，只有当施加较低的电压脉冲不足以对存储器元件进行编程，才施加较高电压脉冲。如此一来，在存储器元件上施加不必要高电压的问题可以避免。操作可编程到多个电阻态的金属氧化物存储器元件在此描述。此方法包括施加第一偏压安排，以建立在多个电阻态中的第一电阻态。此第一偏压安排包括第一电压脉冲。此方法包括确定在施加第一偏压安排后，是否该金属氧化物存储器兀件是处于第一电阻态。 如果存储器元件不是处于第一电阻态，此方法包括施加第二偏压安排至金属氧化物存储器元件，以建立第一电阻态。此第二偏压安排包括第二电压脉冲，此第二电压脉冲的脉冲高度大于第一电压脉冲的脉冲高度。在施加第二偏压安排之后，如果存储器元件仍然不是处于第一电阻态，可尝试一次或更多次施加额外的电压脉冲，此额外的电压脉冲的脉冲高度大于第一电压脉冲的脉冲高度，以编程存储器元件。假如一预定次数的施加额外电压脉冲已经达到，而存储器单元仍未被编程，则可使用冗余(redundancy)技术,来取代该存储器单元。在此所描述的存储器装置包括可编程至多个电阻态的金属氧化物存储器元件。此存储器装置也包括一控制器，此控制器包括逻辑电路，以施加上述的偏压安排。本发明通过下述的优选具体实施例，并配合
，以对本发明得到一更深入的了解。
图I是简化的集成电路的方块图，此集成电路包括存储器单元的存储器阵列，此存储器单元具有金属氧化物存储器元件，而能被操作。图2显示图I中的存储器阵列的一部分。图3显示一范例的金属氧化物存储器单元的剖面图。图4为具有图3中结构的金属氧化物存储器单元的TEM影像。图5A显示在金属氧化物存储器元件中存储一位数据值的双极性操作顺序。图5B是金属氧化物存储器元件反应具有多种脉冲性质的脉冲，所测量到的电阻的Shmoo图。图5C是金属氧化物存储器元件反应具有多种脉冲性质的脉冲，所测量到的金属氧化物存储器元件电阻的Shmoo图。图6是包括验证及高电压再试的双极设定操作的操作顺序的流程图。图7显示出图6的操作顺序的范例计时图。图8A是双极模式复位操作用来编程一选择的存储器元件从较低电阻态至较高电阻态的操作顺序的流程图。图SB是当在双极模式下操作时，被控制器所执行的操作编程程序的流程图。图9是显示当在双极模式下操作时，金属氧化物存储器元件需要I次、2次、3次编程偏压安排来建立较低电阻态，所测量到的所占百分比的圆饼图。图10是当在双极模式之下操作时，金属氧化物存储器单元被测量到的电阻相对于在较低及较高电阻态之间的循环次数的示意图。图IlA显示出存储一位数据值于一金属氧化物存储器单元的单极操作顺序。图IlB为金属氧化物存储器元件反应具有多种脉冲性质的脉冲，所测量到的金属氧化物存储器元件电阻的Shmoo图。图IlC为金属氧化物存储器元件反应具有多种脉冲性质的脉冲，所测量到的金属氧化物存储器元件电阻的Shmoo图。图12是当在双极模式下操作时，包括验证及高电压再试的复位操作的操作顺序的流程图。图13显示出图12的复位操作的范例计时图。图14A是单极模式设定操作用来编程一选择的存储器单元从较高电阻态至较低电阻态的操作顺序的流程图。图14B是当在单极模式下操作时，被控制器所执行的操作编程程序的流程图。
图15是显示当在单极模式下操作时，金属氧化物存储器单元需要I次、2次、3次、 4次或5次编程偏压安排来建立复位态，所测量到的所占百分比的圆饼图。图16是当在单极模式下操作时，金属氧化物存储器单元被测量到的电阻相对于在设定态及复位态之间的循环次数的示意图。图17显示在多位操作时，被控制器所执行的操作编程程序的一范例流程图。图18是当在多位模式下操作时，金属氧化物存储器元件被测量到的电阻相对于编程脉冲电压的示意图。图19是金属氧化物存储器元件被测量到的电阻增加相对于各种编程脉冲电压的初始电压的示意图。图20是金属氧化物存储器元件被测量到的电阻下降相对于各种擦除脉冲电压的初始电压的示意图。图21是存储2位数据的金属氧化物存储器元件被测量到的电阻相对于循环次数的示意图。图22是存储3位数据的金属氧化物存储器单元被测量到的电阻相对于循环次数的示意图。主要元件符号说明
110:集成电路；
112:金属氧化物存储器单元阵列；
114:字线译码器和驱动器；
116、256、258 :字线；
118:位线译码器；
120、260、262 :位线；
122:总线；
124:感测放大器和数据输入结构；
126:数据总线；
128:数据输入线；
130:其它电路；
132:数据输出线；
134:控制器;
136:偏压电路/电压及电流源；
230、232、234、236、300:存储器单元；
240、242、244、246、342:金属氧化物存储器元件
254:源线;
255:源线终端电路；
280:电流路径；
310:下电极；
320:上电极；
344:导电元件；
350:衬里层；
352 :场加强兀件；360:介电层；500、1100 :较高电阻设定态；510、1110 :较低电阻设定态；520、1120、1130 :区域；600、800、1200、1400 :操作顺序；610、620、630、640、650、810、820、830、852、853、854、856、1210、1220、1230、1240、 1250、1410、1420、1430、1452、1453、1454、1456 :步骤；710、720、730、740、750、760、1310、1320、1330、1340、1350、1360 :脉冲；850、1450:程序；
具体实施例方式本发明各实施例的详细介绍可参考图I 图16。图I为一简化的集成电路110的方块图，其中集成电路110包括具有金属氧化物存储器元件的存储器单元的存储器阵列112，其可被如下列所述般地操作。如图I所示，字线译码器114具有读取模式、编程模式、编程验证模式、高电压编程再试模式，并电连接至在存储器阵列112中沿列的方向排列的多个字线116。位(行)线译码器118电连接至在存储器阵列112中沿行的方向排列的多个位线120，以读取并编程在存储器阵列112中的金属氧化物存储器单元。在总线122的地址被提供给字线译码器和驱动器114，及位线译码器118。在方块124中的感测放大器和数据输入结构包括电压及/或电流源，可用于读取模式、编程模式、编程验证模式、高电压编程再试模式，并经由数据总线126，电连接至位线译码器118。从集成电路110上的输入/输出端口，或从集成电路110内部或外部数据源来的数据，经由数据输入线128，提供给方块124中的数据输入结构。其它电路130可以被包含在集成电路110中，例如通用处理器或专用应用电路，或提供被阵列112所支持的单芯片系统功能性的模块组合。从方块124中的感应放大器来的数据，经由数据输出线132，被提供到集成电路110上的输入/输出端口，或被提供到集成电路110内部或外部的其它数据目的地。在这个例子中执行的控制器134使用偏压安排状态机器，并包括逻辑电路及电流源136，其中逻辑电路控制偏压电路的电压的施加，电流源136用于上述偏压安排的实施。 使用本领域现有的专用逻辑电路的控制器134可以被执行。在另一实施例中，控制器134 可包括通用处理器，其可在相同集成电路上执行计算机程序，以控制装置的操作。在其它的实施例中，专用逻辑电路与通用处理器的结合也可用来完成控制器134。图2显示图I中存储器阵列112的一部分。在图2中，阵列112的每一存储器单元包括存取晶体管(或其它存取装置，例如二极管)及金属氧化物存储器元件。在图2中， 四个存储器单元230，232，234及236分别具有金属氧化物存储器元件240，242，244和246， 代表包含百万计的存储器单元的阵列的一小部分。存储器单元中的存储器元件被编程至多个电阻态，其包括较低电阻态及较高电阻态。存储器单元230，232，234及236中的每一存取晶体管的来源被共同连接到源线 (source line) 254，其结束于源线终端电路255，例如接地终端。在另一实施例中，存取装置的源线并没有电连接，而是独立控制的。在一些实施例中，源线终端电路255可包括偏压电路及译码电路，其中偏压电路例如是电压源及电流源，译码电路则用于施加除了接地外的偏压安排至源线254。包括字线256及258的多条字线沿着第一方向平行延伸。字线256及258电连接到字线译码器214。存储器单元230及234的存取晶体管的栅极是连接到字线256，存储器单元232及236中的存取晶体管的栅极是连接到字线258。包括位线260及262的多条位线沿着第二方向平行延伸，并电连接到位线译码器 218。在图标的例子中，每一存储器元件排列在对应的存取晶体管的漏极与对应的位线之间。另外，存储器元件也可选择性地位于所对应的存取装置的源极边上。可以了解存储器阵列112并不局限于图2所示的阵列结构配置，其它阵列配置也可选择性地被使用。此外，在一些实施例中，除了 MOS晶体管之外，双极晶体管或二极管也可被使用作为存取装置。在操作中，每一存储器单元230，232，234，236依据其各自存储器元件的电阻，存储数据值。数据值例如可通过比较一选择的存储器单元的字线的电流与适当的参考电流， 而被决定。参考电流可以被建立，以使得位线电流的预定范围对应到逻辑值「0」，位线电流的不同范围对应到逻辑值「I」。对于具有可编程至三种或更多种电阻态的存储器元件的存储器单元，参考电流可以被建立，以使得位线电流的不同范围对应三种或更多种电阻态的每一种电阻态。通过施加适当的偏压安排至字线及位线，可以完成在存储器阵列112中所选择的存储器单元的读取或进行编程，以使得电流流经所选择的存储器元件。每一偏压安排可以包括施加到一或更多字线及位线的一或更多电压脉冲，以产生通过所选择的存储器单元的存储器元件的一或更多结果电压脉冲。举例来说，通过施加电压脉冲至位线260、字线256 及源线254，经过所选择的存储器单元230与对应的存储器元件240的电流路径280可以被建立，其中该施加的电压脉冲足够开启存储器单元230的存取晶体管，并诱导路径280中的电流从位线260流到源线254，或反方向流动。所施加的电压脉冲的电平和持续时间是根据所执行的操作，例如读取操作或编程操作。对存储在存储器单元230中的数据值的读取(或感测)操作，耦接到字线256、位线260和源线254的偏压电路施加一读取偏压安排，其不会导致存储器元件240进行电阻态的改变。在路径280中的总电流取决于存储器元件240的电阻，因此指出存储在存储器单元230的数据值。举例而言，通过比较在路径280中的电流与一或更多适当的参考电流， 数据值可以被决定。对将存储到存储器单元230中的数据值的编程操作，耦接到字线256、位线260和源线254的偏压电路施加一偏压安排，其足够导致存储器元件240进行电阻态可编程的改变。依据将被执行的操作，偏压安排可以提供从位线260至存储器单元230的存取晶体管的漏极终端的正电压差值，在此可以为通过存储器元件240的正电压脉冲。偏压安排也可提供从位线260至存储器单元230的存取晶体管的漏极终端的负电压差值，在此可以为通过存储器元件240的负电压脉冲。在此叙述了金属氧化物存储器元件的单极和双极的操作。单极操作关联到施加具
9有相同电压极性的电压脉冲通过存储器元件，使得电流在操作时被引导到只以单一方向流经存储器元件。举例来说，每一个编程电压脉冲可产生通过存储器元件240的正电压，以使得在路径280中的电流由位线260流到源线254。双极操作关联到通过施加正和负电压脉冲通过存储器元件，来操作存储器元件，以使得在操作中，电流被引导以双方向流经存储器元件。图3显示一范例金属氧化物存储器单元300的剖面图，其操作方法如下。存储器单元300包括在下电极310及导电元件344之间的衬里层350。导电元件344为衬里层350 所环绕，并经过电极360而延伸至接触金属氧化物存储器元件342。上电极320是位于存储器元件342之上。如图3所示，衬里层350包括场加强元件352，而场加强元件352环绕存储器元件342。上电极320是一导电元件，在一些实施例中可以是位线的一部分。举例而言，上电极320可以包括下列元素其中之一或多个的组合钛(Ti)、钨(W)、镱(Yb)、铽(Tb)、钇 (Y)、钪(Sc)、铪(Hf)、错(Zr)、银(Nb)、铬(Cr)、 凡(V)、锌(Zn)、铼(Re)、钴(Co)、,老(Rh)、 钯(Pd)、钼(Pt)、钥(Mo)、铝(Al)、钽(Ta)、铜(Cu)、铅(Pb)、铱(Ir)、镧(La)、镍(Ni)、氮 (N)、氧(O)、钌(Ru)。在一些实施例中，上电极320可以包括超过一层的材料。下电极310是一导电元件。举例来说，下电极可以包括掺杂的多晶硅，其可以是二极管或存取晶体管的终端。另外，下电极310也可以选择性地包括例如上述有关上电极320 的任何材料。导电元件344可以包括例如上述有关上电极320的任何材料。金属氧化物存储器元件342包括金属氧化物材料，其可编程至多种电阻态。在一些实施例中，存储器元件342可以包括一种或多种氧化物，其可选自氧化钨、氧化钛、氧化镍、氧化招、氧化铜、氧化错、氧化银、氧化钽、氧化钛镍、掺杂铬的SrZrO3、掺杂铬的SrTiO3、 PCMO, LaCaMnO等。在一些实施例中，存储器元件340可以包括W0/Cu或Ag、TiO/Cu或Ag、 NiO/Cu 或 Ag、AI0/Cu 或 Ag、CuO/Cu 或 Ag、ZrO/Cu 或 Ag、NbO/Cu 或 Ag、TaO/Cu 或 Ag、TiNO/ Cu 或 Ag、掺杂铬的 SrZr03/Cu 或 Ag、掺杂铬的 SrTi03/Cu 或 Ag、PCMO/Cu 或 Ag、LaCaMnO/Cu 或 Ag、Si02/Cu 或 Ag。衬里层350可以包括例如TiN层，或氮化硅及氮化钛所组成的双层。其它的材料也可以作为衬里层350的材料。如图3所示，场加强元件352在存储器元件342接触上电极320的平面高度上环绕存储器元件342。举例而言，场加强元件352可以包括TiN0x、Si02、Hf0x、TiN0x、Ti0x、AI0x、 WOx等，并可优选地被选择，以使得场加强元件352材料具有比存储器元件342更高的电阻。在一实施例中，导电元件344包括钨，存储器元件342包括氧化钨，衬里层350可以包括TiN层，或氮化硅及氮化钛所组成的双层。而场加强元件352包括TiN0x。存储器单元300可以如下列说明被制造。在下电极310上面镀上介电层360之后， 进行蚀刻以形成穿过介电层360的一开口，以露出下电极310的上表面。包含例如SiN的侧壁间隔物此时形成在该开口的侧壁。衬里层350的保角材料(conformal material)被镀在该开口内的侧壁间隔物上及下电极310的上表面上。使用例如化学气相沉积法(CVD) 镀上钨材料来填充该开口，以形成导电元件344。接着，氧化导电元件344的一部分及衬里层350，以分别形成存储器元件342及场加强元件352。氧化的结果，存储器元件342及场加强元件352会分别与导电元件344剩余部分及衬里层350作自行对准。氧化可以包括在 500°C左右的快速热氧化(rapid thermal oxidation)。接着,形成上电极320,产生如图3 所示的结构。在图3所显示的实施例中，氧化会导致存储器元件342比场加强元件352厚。由于此较薄厚度的结果，在操作中的上电极320与衬里层350之间的电场，会大于上电极320 与导电元件344之间的电场。图4显示具有图3所显示的结构的存储器单元的穿透式电子显微镜(TEM)影像。 图4中的存储器单元包括宽度约60纳米的氧化钨WOx存储器元件。如显示在图4中的氧化钨存储器单元被测量，以得到呈现在此的数据。双极性操作图5A概念性地显示在金属氧化物存储器元件中存储一位数据值的双极性操作。在图5A中，存储器元件可编程至较低的电阻设定态(R1J 510，及较高的电阻复位态 (Rhigh) 500。在一些实施例中，存储器元件可编程至一个或更多个额外的电阻态。如图5A的箭头所示，编程操作在存储器单元上执行，以改变存储器元件介于较低电阻态510及较高电阻态500之间的电阻态。如图5A所示，复位操作牵涉到施加正电压通过存储器单元的存储器元件，以改变电阻由较低电阻态510，变至较高电阻态500。设定操作牵涉到施加负电压通过存储器单元的存储器元件，以改变电阻由较高电阻态500，变至较低电阻态510。如图5A所示，在复位操作中的施加电压，在极性上相反于在设定操作中的施加电压。图5B为金属氧化物存储器元件反应具有多种脉冲性质的脉冲，所测量到的金属氧化物存储器元件电阻的Shmoo图。在图5B中，施加的脉冲的宽度在50，100,200. . .，25600 纳秒的范围间改变，而脉冲高度在O. 3,0. 6,0. 9. . .，3伏特的范围间改变。在图5B的资料中，初始电阻态是小于约IOK欧姆的较低电阻态。在所施加的脉冲之间，通过执行适当的设定操作，初始低电阻设定态被建立。如图5B所示，施加具有性质位于区域520之内的施加脉冲子组合(subset)成功地引导电阻从初始低电阻设定态510，改变到所要的高电阻复位态500。位于区域520之内的施加脉冲的性质，在此可视为双极复位窗口(bipolar reset window)。使用于后续存储器元件的双极复位操作中的一或更多编程脉冲的性质，可根据落在区域520中的脉冲性质进行选择。举例来说，用于改变存储器元件的电阻从较低电阻设定态510，变至较高电阻复位态500的复位脉冲可以从这些脉冲子组合中选择出来。另外的考虑，例如限制或极小化输送到存储器元件的能量，也可以用于选择复位脉冲性质。图5C是金属氧化物存储器元件反应具有多种脉冲性质的脉冲，所测量到的金属氧化物存储器元件电阻的Shmoo图。施加的脉冲的宽度在50，100,200. . .，25600纳秒的范围间改变，而脉冲高度在O. 3，O. 6，O. 9. ..，3伏特的范围间改变。在图5C的数据中，初始电阻态是具有约100K欧姆的高电阻复位态。在所施加的脉冲之间，通过执行适当的复位操作，初始高电阻复位态被建立。如图5C所示，施加具有性质位于区域530之内的施加脉冲子组合成功地引导电阻从初始高电阻复位态500，改变到所要的低电阻设定态510。位于区域530之内的施加脉冲的性质，在此可视为双极设定窗口(bipolar set window)。使用于后续存储器元件的双极设定操作中的一或更多编程脉冲的性质，可根据落在区域530中的脉冲性质进行选择。从图5B中可以看出，落在双极复位窗口(即区域520内)的金属氧化物存储器元件的电阻，以施加脉冲高度为函数而逐渐变化。换句话说，双极复位操作具有宽的编程裕度 (programming margin),在此裕度内，存储器元件的电阻对于施加的脉冲高度相对不敏感。 此宽的编程裕度可确保存储器元件能被可靠地编程到较高电阻态500，而无须执行编程验证步骤。编程确认步骤关连到一读取步骤，其在一编程操作之后被执行，以决定编程操作是否已成功地编程存储器元件至想要的电阻态。无需编程验证步骤能使得双极复位操作以相对高速率执行。对照之下，比较第5B及5C图可以看出位于双极设定窗口(即区域530内)的金属氧化物存储器元件的电阻，以施加脉冲高度为函数而更快速地变化。换句话说，双极设定操作具有相对较小的编程裕度。结果，在此所描述的双极设定操作包括一或更多验证步骤， 以确保存储器元件已经被正确地设定到较低电阻设定态510。此外，编程确认步骤能避免将存储器元件的电阻设定到不必要的低电阻。一个不必要的低电阻在复位操作下，会导致较高的电流，其会损害存储器元件，并限制了装置的耐久性。图6是双极模式设定操作用来编程一选择的存储器单元从较高电阻态500至较低电阻态510的操作顺序600的流程图。双极设定操作始于步骤610。步骤610可包括读取操作来决定所选择的存储器单元是否需要被编程；或在一些实施例中，步骤610之前有读取操作来决定所选择的存储器单元是否需要被编程。通过施加读取偏压安排于存储器单元，以引导电流流经存储器元件，但并不足以导致电阻态的改变，可以完成读取操作。通过例如与一或更多适当参考电流作比较，电阻态可以被决定。接下来，在步骤620，施加第一设定偏压安排至存储器单元，以建立较低电阻态 510。在这个例子中，第一设定偏压安排是施加过存储器元件的具有第一脉冲高度的第一电压脉冲。可替代地，第一设定偏压安排可以包括一个以上的脉冲。脉冲的数量，以及个别的脉冲高度和脉冲宽度可以针对每个实施例凭经验地被决定。接下来，在步骤630，存储器元件的电阻被读取，以决定存储器元件是否已经被编程到较低电阻态510。如果存储器元件不是在较低电阻态510，则在步骤640中，较高电压再试复位偏压安排会被施加。此再试复位偏压安排包括通过存储器元件的电压脉冲，其脉冲高度大于在步骤620中的电压脉冲的脉冲高度。操作顺序600此时继续回到步骤630，来决定存储器元件是否已经被编程到较低电阻态。操作顺序600持续在步骤640与步骤630的回路中，直到存储器元件已经成功地被编程，或直到再试偏压安排的预定再试的次数已经达到。在这个例子中，施加通过存储器元件的脉冲的脉冲高度，在步骤640的每一次反复中增加。假如在步骤630中，验证了存储器元件已经成功地被编程到较低电阻态510，则操作顺序600将结束在步骤650。如果再试偏压安排的预定再试的次数已经达到，而存储器元件仍未被编程，则该存储器元件是有缺陷的，并可使用冗余技术来取代之。在一实施例中，再试偏压安排的预定再试的次数是两次。换句话说，如果存储器元件在重复步骤640两次之后还未被成功地编程，则该存储器元件是有缺陷的。在图6的操作顺序600中，相对较低的电压脉冲一开始被施加，以建立较低电阻态，而较高电压脉冲只有当较低电压脉冲不足以编程存储器元件时才施加。如此一来，与施加不必要的高电压到存储器元件相关的问题便可以避免。图7显示出图6的操作顺序的范例计时图。图7中的计时图被简化，而并不需要按比例尺去缩放。在图7所显示的例子中，第一设定偏压安排(步骤620)包括施加到存储器元件的第一设定电压脉冲710，其具有脉冲高度Vseti及通过存储器元件的负电压极性。接下来，读取偏压安排被施加(步骤630)，以决定存储器单元是否已经被编程到较低电阻态。在这个例子中，读取偏压安排包括读取电压脉冲720，其具有脉冲高度Vkead及通过存储器元件的正电压极性。在这个例子中，存储器元件还未被成功地编程到较低电阻态510。结果，包括第一再试电压脉冲730的再试偏压安排被施加通过存储器元件。再试电压脉冲730具有脉冲高度Vset2及通过存储器元件的负电压极性。如图7所示，第一再试电压脉冲730的脉冲高度 Vset2是大于脉冲710的脉冲高度Vseti。接下来，包括读取电压脉冲740的读取偏压安排被施加，以决定存储器元件是否已被编程到较低电阻态。在这个例子中，存储器元件还未被成功地编程到较低电阻态510。结果，包括第二再试电压脉冲750的再试偏压安排被施加通过存储器元件。第二再试电压脉冲750具有脉冲高度Vset3及通过存储器元件的负电压极性。如图7所示，第二再试电压脉冲750的脉冲高度Vset3是大于脉冲730的脉冲高度Vset2。接下来，包括读取电压脉冲760的读取偏压安排被施加，以决定存储器元件是否已经被编程到较低电阻态。在这个例子中，电压脉冲750成功地编程存储器单元到较低电阻态。结果，操作顺序600结束(步骤650)。在一实施例中，图7中的每个脉冲具有脉冲宽度50纳秒(ns)，脉冲高度Vseti是 I伏特(volt)，脉冲高度Vset2是I. 05伏特，脉冲高度Vset3是I. I伏特，而脉冲高度Vkead是 O. 25伏特。其它脉冲宽度及脉冲高度也可以选择性地使用，这些值在不同的实施例中可以选择性地变化。图8A是双极模式复位操作用来编程一选择的存储器元件从较低电阻态510至较高电阻态500的操作顺序800的流程图。双极复位操作始于步骤810。接下来，在步骤820中，复位偏压安排可施加，以建立较高的电阻态。复位偏压安排可以包括一或更多脉冲施加通过存储器元件。脉冲的数目及脉冲的性质(包括脉冲宽度及脉冲高度)可以针对每一实施例凭经验地被决定。接下来，操作顺序800在步骤830结束。在图8A中，操作顺序800并不包括编程验证步骤，来决定步骤820中的复位偏压安排是否成功地编程存储器元件。换句话说，在步骤820的施加复位偏压安排，以及后续开始进行编程操作以改变在阵列中另一存储器元件的电阻态之间，并无读取操作被执行。如上述有关图5B的叙述，双极复位操作较宽的编程裕度可确保存储器元件被可靠地编程到较高电阻态。图SB是当在双极模式下操作时，被控制器134所执行的操作编程程序850的流程图。在步骤852中，一存储器元件被选取来存储数据值。此数据值可以从缓冲器(buffer)得到，或由集成电路110内部或外部的数据源得到。此数据值有关于地址，其可由控制器134译码，以选择存储器单元。在步骤853中，逻辑电路决定数据值是否对应到所选择的存储器单元的存储器元件的较低电阻设定态510或较高电阻复位态500。如果数据值对应到所选择的存储器单元的存储器元件的较低电阻态510，程序 850继续到步骤854。在步骤854中，具有验证及高电压再试的双极模式设定操作被执行， 如同上述有关图6的叙述。假如数据值对应到较高电阻态500，程序850继续到达步骤856。在步骤856中， 无验证/再试的双极模式复位操作被执行，如同上述有关图8A的叙述。当在所选择的存储器单元进行编程该数据值，程序850回到步骤852。程序850此时被重复执行，以使得另一存储器单元被选择及被编程。图9是显示当在双极模式下操作时，金属氧化物存储器元件需要I次、2次、3次编程偏压安排来建立较低电阻态，所测量到的所占百分比的圆饼图。在图9的测量结果中，有 62. 5%的存储器兀件在施加第一设定偏压安排后被编程,有28. 5%的存储器兀件需要施加 I次再试偏压安排，而有9%的存储器元件需要2次再试偏压安排。图10是当在双极模式下操作时，金属氧化物存储器元件所测量到的电阻相对于在较低及较高电阻态之间的循环次数的示意图。在测量的数据中，具有脉冲高度I伏特、负电压极性，及脉冲宽度50纳秒的第一电压脉冲被施加，以建立较低电阻设定态。假如第一电压脉冲未能成功地建立较低电阻态，具有脉冲高度10. 5伏特、负电压极性及脉冲宽度50 纳秒的第二电压脉冲将被施加。如果第二电压脉冲未成功，则具有脉冲高度I. I伏特及脉冲宽度50纳秒的第三电压脉冲将被施加。由图10可看出，在此叙述的双极操作能提供优良的循环耐久性。单极操作图IlA概念性地显示出存储一位数据值于一金属氧化物存储器单元的单极操作顺序。在图IlA中，存储器元件被编程至较低电阻设定态(RltJ 1110及较高电组复位态 (Rhigh) 1100。再一些实施例中，存储器元件被编程至一个或更多个额外的电阻态。如图IlA的箭头所示，编程操作执行在存储器单元上，以改变存储器元件介于较低电阻态1110及较高电阻态1100之间的电阻态。如图IIA所示，复位操作牵涉到施加正电压通过存储器元件，以改变电阻由较低电阻态1110，变至较高电阻态1100。设定操作牵涉到施加负电压通过存储器元件，以改变电阻由较高电阻态1100，变至较低电阻态1110。如图IIA所示，在复位操作中的施加电压，在极性上相同于在设定操作中的施加电压。在此例子中，两种操作都施加正电压通过存储器元件。可替代性地，两种操作也可以都施加负电压通过存储器元件。图IlB为金属氧化物存储器元件反应具有多种脉冲性质的脉冲，所测量到的金属氧化物存储器元件电阻的Shmoo图。在图IlB中，施加的脉冲的宽度在50，100,200...， 25600纳秒的范围间改变，而脉冲高度在0.3,0.6,0. 9...，3伏特的范围间改变。在图IlB 的资料中，初始电阻态是约100K欧姆的较高电阻复位态。在所施加的脉冲之间，通过执行适当的复位操作，初始较高电阻复位态被建立。如图IlB所示，具有性质位于区域1120之内的施加脉冲子组合成功地引导电阻从初始较高电阻复位态1110，改变到所要的较低电阻设定态1100。位于区域1120之内的施加脉冲的性质，在此可视为单极设定窗口(unipolar set window)。图IlC为金属氧化物存储器元件反应具有多种脉冲性质的脉冲，所测量到的金属氧化物存储器元件电阻的Shmoo图。在图IlC中，施加的脉冲的宽度在50，100,200...， 25600纳秒的范围间改变，而脉冲高度在O. 3,0. 6,0. 9. . .，3伏特的范围间改变。在图IlC 的资料中，初始电阻态是小于或等于IOK欧姆的较低电阻设定态。在所施加的脉冲之间，通过执行适当的设定操作，初始较低电阻设定态被建立。如图IlC所示，具有性质位于区域1130之内的施加脉冲子组合成功地引导电阻从初始低电阻设定态1110，改变到所要的较高电阻复位态1100。位于区域1130之内的施加脉冲的性质，在此可视为单极复位窗口(unipolar reset window)。从图IlB中可以看出，落在单极设定窗口(即区域1120内)的金属氧化物存储器元件的电阻，以施加脉冲高度为函数而逐渐变化。换句话说，单极设定操作具有宽的编程裕度，在此裕度内，存储器元件的电阻对于施加的脉冲高度相对不敏感。此宽的编程裕度可确保存储器元件能被可靠地编程到较低电阻态1110，而无须执行编程验证步骤。对照之下，比较第IlB及IlC图可以看出位于单极复位窗口(即区域1130内) 的金属氧化物存储器元件的电阻，以施加脉冲高度为函数而更快速地变化。换句话说，单极复位操作具有相对较小的编程裕度。结果，在此所描述的单极复位操作包括一或更多验证步骤，以确保存储器元件被正确地复位到较高电阻复位态1100。图12是单极模式复位操作用来编程一选择的存储器单元从较低电阻态至较高电阻态的操作顺序1200的流程图。操作顺序1200始于步骤1210。接下来，在步骤1220中，第一复位偏压安排被施加到存储器元件，以建立较高电阻态。在此例子中，第一复位偏压安排是具有第一脉冲高度且施加通过存储器元件的第一电压脉冲。可替代性地，第一复位偏压安排可包括一个或更多个脉冲。接下来，在步骤1240中，存储器元件的电阻被读取，以决定存储器元件是否已经被编程到较高电阻态1100。假如存储器元件不是在较高电阻态1100，则较高电压再试复位偏压安排在步骤1240中被施加到存储器单元。再试复位偏压安排包括通过存储器元件的电压脉冲，其具有脉冲高度大于在步骤1220中所施加的电压脉冲的脉冲高度。操作顺序1200持续在步骤1240及步骤1230的回路中，直到存储器元件已经被成功地编程，或直到再试的预定次数已经达到。在这个例子中，施加通过存储器元件的再试复位偏压安排的脉冲高度，在步骤1240的每一次反复中增加。假如在步骤1230中，确定了存储器元件已经成功地被编程到较低电阻态，则操作顺序1200将结束在步骤1250。图13显示出图12的操作顺序的范例计时图。图13中的计时图被简化，而并不需要按比例尺去缩放。在图13所显示的例子中，第一复位偏压安排(步骤1220)包括施加通过存储器元件的第一复位电压脉冲1310，其具有脉冲高度Vkeseti及通过存储器元件的正电压极性。接下来，读取偏压安排被施加(步骤1320)，以决定存储器元件是否已经被编程到较高电阻态1100。在这个例子中，读取偏压安排包括读取电压脉冲1320，其具有脉冲高度 Veead及通过存储器元件的正电压极性。在这个例子中，存储器元件还未被成功地编程到较高电阻态1100。结果，包括第一再试电压脉冲1330的再试复位偏压安排被施加(步骤1240)通过存储器元件。电压脉冲 1330具有脉冲高度Vkeset3及通过存储器元件的正电压极性。如图13所示，脉冲1330的脉冲高度 VrESET2 是大于脉冲1310的脉冲高度
^EESETl O接下来，包括读取电压脉冲1340的读取偏压安排被施加，以决定存储器元件是否已被编程到较高电阻态。在这个例子中，存储器元件还未被成功地编程到较高电阻态1100。结果，包括第二再试电压脉冲1350的再试偏压安排被施加(步骤1240)通过存储器元件。第二再试电压脉冲1350具有脉冲高度Vkeset3及通过存储器元件的正电压极性。如图13所示，脉冲1350 的脉冲高度 VrESET3 是大于脉冲1330的脉冲高度
^EESET2 ο接下来，包括读取电压脉冲1360的读取偏压安排被施加，以决定存储器元件是否已经被成功地编程。在这个例子中，电压脉冲1350成功地编程存储器单元到较高电阻态 1100。结果，操作顺序1200结束(步骤1250)。在一实施例中，复位偏压安排的预定再试次数是4。在一例子中，每个脉冲具有脉冲宽度50纳秒(ns)。在步骤1220中的脉冲高度Vkeseti是2. 2伏特(volt)，在再试步骤1240 中的脉冲高度增加O. 2伏特至2. 4伏特，并在每一次重复步骤1240时皆再增加O. 2伏特。 其它脉冲宽度及脉冲高度也可以选择性地使用。图14A是单极模式设定操作用来编程一选择的存储器单元从较高电阻态1100至较低电阻态1110的操作顺序1400的流程图。单极复位操作始于步骤1410。接下来，在步骤1420中，设定偏压安排被施加通过存储器元件，以建立较低电阻态。设定偏压安排可以包括一个或更多个施加通过存储器元件的脉冲。脉冲的数目及脉冲的性质(包括脉冲宽度及脉冲高度)可以针对每一实施例凭经验地被决定。接下来，操作顺序1400在步骤1430结束。在图14A中，操作顺序1400并不包括编程验证步骤，来决定步骤1420中的设定偏压安排是否成功地编程存储器元件。换句话说，在步骤1420的施加设定偏压安排，以及后续开始进行编程操作以改变在阵列中另一存储器元件的电阻态之间，并无读取操作被执行。如上述有关图IlB的叙述，单极设定操作较宽的编程裕度可确保存储器元件被可靠地编程到较高电阻态。图14B是当在单极模式下操作时，被控制器134所执行的操作编程程序1450的流程图。在步骤1452中，一存储器单元被选取来存储数据值。此资料值可以从缓冲器 (buffer)得到，或由集成电路110内部或外部的其它数据源得到。在步骤1453中，逻辑电路决定数据值是否对应到所选择的存储器单元的存储器元件的较低电阻态1110或较高电阻态1100。如果数据值对应到所选择的存储器单元的存储器元件的较低电阻态1110，程序 1450继续到达步骤1454。在步骤1454中，无验证/再试的单极模式设定操作被执行，如同上述有关图14A的叙述。假如数据值对应到较高电阻态1100，程序1450继续到达步骤1456。在步骤1456 中，具有验证及高电压再试的单极模式复位操作被执行，如同上述有关图12的叙述。当在所选择的存储器单元进行编程该数据值，程序1450回到步骤1452。程序1450此时被重复执行，以使得另一存储器单元被选择及被编程。图15是显示当在单极模式下操作时，金属氧化物存储器元件需要I次、2次或3次偏压安排来建立较高电阻态，所测量到的所占百分比的圆饼图。在图15的测量结果中，有 63. 95%的存储器元件在步骤1220中的施加第一复位偏压安排后被编程，有34. 01%的存储器元件需要施加I次再试偏压安排，而有2. 04%的存储器元件需要2次再试偏压安排。图16是当在单极模式下操作时，金属氧化物存储器元件被测量到的电阻相对于在较低及较高电阻态之间的循环次数的示意图。在图16的测量结果中，具有脉冲高度3伏特、正电压极性及脉冲宽度10微秒的电压脉冲被施加，以建立较低电阻设定态。具有脉冲高度2. 5伏特、正电压极性及脉冲宽度50纳秒的电压脉冲被施加，以建立较高电阻复位态。 由图16可看出，在此叙述的单极操作能提供优良的循环耐久性。在此所描述的技术也能被执行来操作可编程到2种以上的电阻态的多位金属氧化物存储器元件。图17显示在多位操作时，被控制器134所执行的操作编程程序1700的一范例流程图。在图17中，4种电阻态1702、1704、1706和1708被显示，使存储器单元存储 2位的数据。电阻态1702、1704、1706和1708的每一个对应到存储器单元中没有重叠的一电阻范围。在图17中，电阻态1702对应到较低电阻态，电阻态1708对应到较高电阻态。如图 17中的箭头所示，具有确认操作的个别的编程脉冲VP1、VP2、Vp3被执行来改变存储器元件的电阻态，从较低电阻态1702至每一个较高电阻态1704、1706和1708。对每一编程操作Vpi、 Vp2、Vp3,脉冲电压可以是不同的。对每一实施例，脉冲电压和期间可以凭经验地被决定。如图17中的箭头所示，在此例子中的操作顺序包括在改变到较高电阻态1704、 1706和1708其中之一之前，施加具有电SVe的一擦除脉冲，以回到较低电阻态1702。例如，改变金属氧化物存储器元件的电阻态从电阻态1708至电阻态1706，牵涉到施加一擦除脉冲(电压Ve)，以引导电阻改变，从电阻态1708至电阻态1702，接着进行编程操作VP2，以引导电阻改变，从电阻态1702至电阻态1706。图17也显示在多位模式操作时，具有确认步骤的编程(或擦除)操作的一流程图。此编程操作开始于步骤1720。在步骤1730，第一编程偏压安排被施加，以改变金属氧化物存储器元件至想要的电阻态。在步骤1740，一读取操作被执行，以决定存储器元件是否已被编程至所要的电阻态。假如存储器元件已被编程至所要的电阻态，编程操作在步骤 1750结束。然而，如果存储器元件还未被编程至所要的电阻态，操作继续至步骤1750。在步骤1750，较高电压复位编程操作被执行。较高电压复位编程操作包括具有较在步骤1730所施加的电压脉冲的脉冲高度更高而通过存储器元件的一电压脉冲。此操作此时继续在执行一读取操作的顺序中，假如读取失败，则进行较高电压复位编程操作，直到存储器元件已经被成功地编程，或直到一预定的重试次数已达到。图18是当在多位模式下操作时，金属氧化物存储器元件被测量到的电阻相对于编程脉冲电压的示意图。在图18左方的图(a)部分是在施加编程脉冲之间，牵涉到执行一擦除操作，以回到较低电阻态的操作顺序中所测量到的电阻。在图18右方的图(b)部分是在脉冲之间，牵涉到连续施加较高脉冲电压操作，以增加电阻，而未回到较低电阻态的操作顺序中所测量到的电阻。比较图(a)和图(b)可以看出，存储器元件的电阻改变取决于所施加的脉冲的电压，而非存储器元件之前的电阻态。
图19是金属氧化物存储器元件被测量到的电阻增加相对于各种编程脉冲电压的初始电压的示意图。从图19中可以看出，对于一给定的初始电阻值的电阻增加，正比于脉冲电压。此外，电阻增加反比于初始电阻值。此提供了存储器元件的最高电阻态的电阻的自我限制收敛。图20是金属氧化物存储器元件被测量到的电阻下降相对于各种擦除脉冲电压的初始电压的示意图。如图20所示，对于I. I伏特以上的脉冲电压，电阻下降大幅取决于脉冲电压。此外，电阻下降直接正比于初始电阻值。结果施加I. I伏特以上的擦除脉冲，将引导电阻改变到最低电阻态，而无论存储器元件的初始电阻值为何。图21是存储2位数据的金属氧化物存储器元件被测量到的电阻相对于循环次数的示意图。图22是存储3位数据的金属氧化物存储器元件被测量到的电阻相对于循环次数的示意图。从图21和图22中可以看出，在此所叙述的多位操作能提供优良的循环耐久性。虽然本发明已将优选实施例公开如上，然其并非用于限定本发明。本领域的普通技术人员，在不脱离本发明的精神和范围内，当可做细微的更改与修饰。因此本发明的保护范围当视权利要求所界定者为准。本发明得由本领域的普通技术人员施展自己的聪明才智而做的种种更改与修改，均包含在本发明的保护范围之内。
18
权利要求
1.一种存储器装置，其特征在于，包括一金属氧化物存储器元件，可编程至多个电阻态；以及一控制器，其包括逻辑电路，该逻辑电路施加偏压安排至该金属氧化物存储器元件，其中该偏压安排包括一第一偏压安排，用于在该多个电阻态中建立一第一电阻态，其中该第一偏压安排包括一第一电压脉冲；以及一第二偏压安排，用于当施加该第一偏压安排之后，而该金属氧化物存储器兀件不是处于第一电阻态时，建立该第一电阻态，其中该第二偏压安排包括通过该金属氧化物存储器元件的一第二电压脉冲，而该第二电压脉冲的脉冲高度大于该第一电压脉冲的脉冲高度。
2.根据权利要求I所述的存储器装置，其特征在于，该第一电阻态对应到一电阻值，其高于在该多个电阻态中的一第二电阻态的电阻值，该偏压安排还包括一第三偏压安排,用于将电阻态从该第一电阻态改变到该第二电阻态,该第三偏压安排包括通过该金属氧化物存储器元件的一第三电压脉冲，该第三电压脉冲的电压极性与该第一电压脉冲及该第二电压脉冲的电压极性相同。
3.根据权利要求I所述的存储器装置，其特征在于，该逻辑电路在不包括一编程验证步骤的一编程操作中，施加该第三偏压安排。
4.根据权利要求I所述的存储器装置，其特征在于，该第一电阻态对应到一电阻值，其小于在该多个电阻态中的一第二电阻态的电阻值，该偏压安排还包括一第三偏压安排,用于将电阻态从该第一电阻态改变到该第二电阻态,该第三偏压安排包括通过该金属氧化物存储器元件的一第三电压脉冲，该第三电压脉冲的电压极性与该第一电压脉冲及该第二电压脉冲的电压极性相反。
5.根据权利要求4所述的存储器装置，其特征在于，该逻辑电路在不包括一编程验证步骤的一编程操作中，施加该第三偏压安排。
6.根据权利要求4所述的存储器装置，其特征在于，该逻辑电路反复地施加后续的偏压安排，以建立该第一电阻态，及读取该金属氧化物存储器元件的电阻态，该后续的偏压安排被施加，直到该金属氧化物存储器元件是处于该第一电阻态，或直到一预定的再试次数已经达到，其中该后续的偏压安排分别包括通过该金属氧化物存储器元件的一对应的电压脉冲，该对应的电压脉冲的脉冲高度大于该第一电压脉冲的脉冲高度。
7.根据权利要求I所述的存储器装置，其特征在于，该金属氧化物存储器元件包含氧化钨。
8.根据权利要求I所述的存储器装置，其特征在于，该偏压安排还包括一第三偏压安排，其改变该电阻态从该第一电阻态至一第二电阻态；以及一第四偏压安排，其改变该电阻态从该第二电阻态至一第三电阻态。
9.一种操作可编程到多个电阻态的一金属氧化物存储器元件的方法，其特征在于，包括施加一第一偏压安排至该金属氧化物存储器兀件，以建立该多个电阻态中的一第一电阻态，其中该第一偏压安排包括一第一电压脉冲；确定该金属氧化物存储器元件在施加第一偏压安排后，是否处于该第一电阻态；以及如果该金属氧化物存储器兀件并非处于该第一电阻态，则施加一第二偏压安排至该金属氧化物存储器元件，以建立该第一电阻态，其中该第二偏压安排包括通过该金属氧化物存储器元件的一第二电压脉冲，该第二电压脉冲的脉冲高度大于该第一电压脉冲的脉冲高度。
10.根据权利要求9所述的方法，其特征在于，该第一电阻态对应到一电阻值，其高于在该多个电阻态中的一第二电阻态的电阻值，该方法还包括施加一第三偏压安排至该金属氧化物存储器兀件，以将电阻态从该第一电阻态改变到该第二电阻态，其中该第三偏压安排包括通过该金属氧化物存储器元件的一第三电压脉冲，该第三电压脉冲的电压极性与该第一电压脉冲及该第二电压脉冲的电压极性相同。
11.根据权利要求10所述的方法，其特征在于，还包括在施加该第三偏压安排后，执行一编程操作，以改变该金属氧化物存储器元件的电阻态，其中在施加该第三偏压安排与执行该编程操作之间，无任何验证操作被执行。
12.根据权利要求9所述的方法,其特征在于,该第一电阻态对应到一电阻值,其小于在该多个电阻态中的一第二电阻态的电阻值，该方法还包括施加一第三偏压安排至该金属氧化物存储器兀件，以将电阻态从该第一电阻态改变到该第二电阻态，其中该第三偏压安排包括通过该金属氧化物存储器元件的一第三电压脉冲，该第三电压脉冲的电压极性与该第一电压脉冲及该第二电压脉冲的电压极性相反。
13.根据权利要求12所述的方法，其特征在于，还包括在施加该第三偏压安排后，执行一编程操作，以改变该金属氧化物存储器元件的电阻态，其中在施加该第三偏压安排与执行该编程操作之间，无任何验证操作被执行。
14.根据权利要求9所述的方法，其特征在于，如果在施加该第二偏压安排后，该金属氧化物存储器元件并非处于该第一电阻态，则反复地施加后续的偏压安排至该金属氧化物存储器元件，直到该金属氧化物存储器元件是处于该第一电阻态，或直到一预定的再试次数已经达到，其中该后续的偏压安排分别包括一对应的电压脉冲，该对应的电压脉冲的脉冲高度大于该第一电压脉冲的脉冲高度。
15.根据权利要求9所述的方法，其特征在于，该金属氧化物存储器元件包括氧化钨。
16.根据权利要求9所述的方法，其特征在于，还包括施加一第三偏压安排，以改变该电阻态从该第一电阻态至一第二电阻态；以及施加一第四偏压安排，以改变该电阻态从该第二电阻态至一第三电阻态。
17.一种存储器装置，其特征在于，包括一存储器单元，其包括可编程至多个电阻态的一金属氧化物存储器元件；以及一控制器，其包括可操作以编程一选择的存储器单元至一数据值的逻辑电路以用于 确定该数据值是否对应到该金属氧化物存储器元件的一第一电阻态或一第二电阻态；如果该数据值对应到该第一电阻态，执行一第一编程操作；以及如果该数据值对应到该第二电阻态，执行一第二编程操作。
18.根据权利要求17所述的存储器装置，其特征在于该第一电阻态对应到一电阻值，其小于该第二电阻态的电阻值；执行一第一编程操作的该逻辑电路施加通过该金属氧化物存储器元件的一第一电压脉冲；以及执行一第二编程操作的该逻辑电路施加通过该金属氧化物存储器元件的一第二电压脉冲，其中该第二电压脉冲的电压极性与该第一电压脉冲的电压极性相反。
19.根据权利要求17所述的存储器装置，其特征在于该第一电阻态对应到一电阻值，其大于该第二电阻态的电阻值；执行一第一编程操作的该逻辑电路施加通过该金属氧化物存储器元件的一第一电压脉冲；以及执行一第二编程操作的该逻辑电路施加通过该金属氧化物存储器元件的一第二电压脉冲，其中该第二电压脉冲的电压极性与该第一电压脉冲的电压极性相同。
20.根据权利要求17所述的存储器装置，其特征在于，该存储器单元为多位单元，该控制器包括对至少一额外电阻态执行编程操作的逻辑电路。
全文摘要
本发明公开了一种存储器装置和操作这些存储器装置的方法。本发明能够有效地使阵列中的存储器元件编程，同时也避免了施加不必要的高电压脉冲。此处所述的编程，包括施加较低的电压脉冲，来通过金属氧化物存储器元件，以建立所需的电阻状态，只有当施加较低的电压脉冲不足以对存储器元件进行编程运作，才施加较高电压脉冲。如此一来，在存储器元件上施加不必要高电压的问题可以避免。
文档编号G11C7/06GK102610263SQ201110258218
公开日2012年7月25日 申请日期2011年9月2日 优先权日2011年1月21日
发明者李明修, 简维志, 陈彦儒 申请人:旺宏电子股份有限公司