用于非易失性存储器测试的装置及方法
【专利摘要】本发明涉及用于非易失性存储器测试的装置及方法，该用于非易失性存储器测试的装置包括用于驱动待处理的非易失性存储器执行编程操作的编程驱动模块、用于驱动所述非易失性存储器执行擦除操作的擦除驱动模块、用于输入时钟信号的时钟输入模块、用于根据所述时钟输入模块输入的时钟信号控制所述编程驱动模块对所述非易失性存储器执行预定时长的编程操作编程控制模块，以及用于根据所述时钟输入模块输入的时钟信号控制所述擦除模块对所述非易失性存储器执行预定时长的擦除操作的擦除控制模块。本发明具有节约时间、提高效率的有益效果。
【专利说明】用于非易失性存储器测试的装置及方法
【技术领域】
[0001]本发明涉及非易失性存储器领域，尤其涉及一种用于非易失性存储器测试的装置及方法。
【背景技术】
[0002]在非易失性存储器芯片封装之如，为了提闻芯片的良率副除不良品、使存储单兀的“0”和“I”的分布曲线更加紧密以及使外围的编程及擦除验证电路达到一个比较稳定的状态，需要对芯片的非易失性存储器进行测试。该测试是指一定次数的快速编程和擦除操作。该快速编程和擦除操作的效果与进出浮栅的电子总数是紧密相关的，而不是取决于编程与擦除的程度。
[0003]尤其是当芯片的存储容量较大，进行一定次数的快速编程和擦除操作所需要的时间将会很长，要消耗较多的时间，效率较低。
[0004]其中，非易失性存储单元的测试包括编程和擦除两部分。如NOR Flash存储单元，其由晶体管构成，晶体管包括:源极S、衬底B、漏极D和栅极G。
[0005]在NOR Flash存储单元中，晶体管的栅极G与字线WL (Word Line)连接，晶体管的漏极D与位线BL (Bit Line)连接，晶体管的源极S与源线SL (Source Line)连接，晶体管的衬底B与衬底线SUBL (Substrate Line)连接。
[0006]对NOR Flash存储单元的传统编程的具体实施方法为:在字线WL上施加字线编程电压VwlO，在位线BL上施加位线编程电压VblO。源线SL和衬底线SUBL接地。对NORflash存储单元的编程是通过使用沟道热电子注入(Channel Hot Electron Injection)的方式将源极(source)的电子注入到浮栅(floating gate)当中，从而导致NOR Flash存储单元的阈值电压VthO增加，编程到逻辑“0”，完成测试当中的编程部分。
[0007]传统擦除的实施方法是:在字线WL上施加字线擦除电压VwlI ;位线BL悬空；在源线SL和衬底线SUBL上施加源线和衬底线擦除电压VslI。对NOR Flash存储单元的擦除是通过使用F-N隧穿的方式将存储单元浮栅(floating gate)中的电子“吸”到沟道以及源极端，从而导致存储单元的阈值电压Vthl减小，擦除到“1”，完成测试当中的擦除部分。
【发明内容】
[0008]针对现有技术中的非易失性存储器进行测试时耗费时间较多的缺陷，提供一种节约时间、提高效率的用于非易失性存储器测试的装置及方法。
[0009]本发明解决技术问题采用的技术方案:提供一种用于非易失性存储器测试的装置，包括:
[0010]用于驱动待处理的非易失性存储器执行编程操作的编程驱动模块，
[0011]用于驱动所述非易失性存储器执行擦除操作的擦除驱动模块，
[0012]用于输入时钟信号的时钟输入模块，
[0013]用于根据所述时钟输入模块输入的时钟信号控制所述编程驱动模块对所述非易失性存储器执行预定时长的编程操作编程控制模块，以及
[0014]用于根据所述时钟输入模块输入的时钟信号控制所述擦除驱动模块对所述非易 失性存储器执行预定时长的擦除操作的擦除控制模块。
[0015]本发明提供了一种用于非易失性存储器测试的装置，包括:
[0016]用于驱动所述非易失性存储器执行编程操作的编程驱动模块，
[0017]用于驱动所述非易失性存储器执行擦除操作的擦除驱动模块，
[0018]用于输入时钟信号的时钟输入模块，
[0019]用于检测所述非易失性存储器的位线编程电流的电流检测模块，
[0020]用于将所述电流检测模块检测的电流值与所述预先设定的阈值进行比较并根据 比较的结果输出一个触发信号的比较器模块，
[0021]用于根据所述触发信号控制所述编程驱动模块对所述非易失性存储器执行预定 时长的编程操作的编程控制模块，以及
[0022]用于根据所述时钟输入模块输入的时钟信号控制所述擦除驱动模块对所述非易 失性存储器执行预定时长的擦除操作的擦除控制模块。
[0023]优选地，所述比较器模块为电压比较器，所述用于非易失性存储器测试的装置还 包括用于将电流信号转换成电压信号的转换模块，所述转换模块通信连接在所述电流检测 模块和所述比较器模块之间。
[0024]本发明提供了一种用于非易失性存储器测试的方法，所述非易失性存储器进行一 次完全编程和完全擦除的时间分别为Tl和T2，包括如下步骤:
[0025]S1:对所述非易失性存储器进行时长为tl的编程操作，其中tl小于Tl ；
[0026]S2:对所述非易失性存储器进行时长为t2的擦除操作，其中t2小于T2 ；
[0027]S3:依次交替重复执行所述编程操作和所述擦除操作预定次数。
[0028]优选地，所述步骤SI进一步为:输入第一时钟信号，根据所述第一时钟信号对所 述非易失性存储器进行时长为tl的编程操作，其中tl小于Tl。
[0029]优选地，所述步骤SI包括以下步骤:
[0030]S1.1:设定预定时长tl，其中tl小于Tl ；
[0031]S1.2:根据tl对应设置所述非易失性存储器的位线编程电流的阈值；
[0032]S1.3:检测所述位线编程电流的大小，当所述位线编程电流达到所述阈值时，停止 对所述非易失性存储器的编程操作。
[0033]优选地，所述步骤S2进一步为:输入第二时钟信号，根据所述第二时钟信号对所 述非易失性存储器进行时长为t2的编程操作，其中t2小于T2。
[0034]优选地，在驱动所述非易失性存储器进行编程操作时，提高编程驱动电压。
[0035]本发明提供的用于非易失性存储器测试的装置及方法相对于现有技术具有以下 有益效果:对非易失性存储器进行预定时间的擦除操作和编程操作，将编程操作的时间和 擦除操作的时间降低到进行一次完全编程操作的时间和完全擦除操作的时间以内，以降低 每次编程操作的时间和每次擦除操作的时间，使得在执行预定次数的编程操作和编程操作 的时间大大降低，具有节约时间、提高效率的有益效果。
【专利附图】
【附图说明】[0036]下面将结合附图及实施例对本发明作进一步说明，附图中:
[0037]图1是本发明第一实施例中的用于非易失性存储器测试的装置的原理框图；
[0038]图2是本发明第二实施例中的用于非易失性存储器测试的装置的原理框图；
[0039]图3是本发明提供的一种用于非易失性存储器测试的方法的流程框图；
[0040]图4是图1所示实施例中的非易失性存储器测试的装置的更具体的原理框图；
[0041]图5是图4中SO时钟信号和SI时钟信号的一种波形图；
[0042]图6是对非易失性存储器执行编程操作时，注入浮栅的电荷数目以及非易失性存储器的阈值电压在不同编程电压下对应时间的变化的对比图；
[0043]图7是对非易失性存储器执行编程操作时，从浮栅吸出的电荷数目以及非易失性存储器的阈值电压在不同擦除电压下对应时间的变化的对比图。
【具体实施方式】
[0044]图1示出了本发明第一实施例中的一种用于非易失性存储器测试的装置，包括编程控制模块10、时钟输入模块20、擦除控制模块30、编程驱动模块40、擦除驱动模块50。时钟输入模块20分别与编程控制模块10以及擦除控制模块30通信连接，编程控制模块10与编程驱动模块40通信连接，擦除控制模块30与擦除驱动模块50通信连接。编程驱动模块40和擦除驱动模块50分别与待处理的非易失性存储器60连接。
[0045]其中，编程驱动模块40用于驱动非易失性存储器60执行编程操作。擦除驱动模块50用于驱动非易失性存储器60执行擦除操作。编程驱动模块40和擦除驱动模块50均采用常见驱动电路制成。
[0046]时钟输入模块20用于分别输入第一时钟信号和第二时钟信号到编程控制模块10以及擦除控制模块30。时钟输入模块20可以为时钟接口，该时钟接口用于与非易失性存储器60的计时器连接以分别输入第一时钟信号和第二时钟信号到编程控制模块10以及擦除控制模块30。该时钟输入模块20还可以为计时器，该计时器直接为编程控制模块10以及擦除控制模块30提供时第一钟信号和第二时钟信号。该第一时钟信号和第二时钟信号为预先设置的，其使得非易失性存储器60依次交替执行编程操作和擦除操作，并且每次编程操作和擦除操作的时间分别小于进行一次完全编程和完全擦除的时间。
[0047]编程控制模块10用于根据时钟输入模块20的时钟信号控制编程驱动模块40对非易失性存储器60执行预定时长的编程操作。擦除控制模块30用于根据时钟输入模块20输入的时钟信号控制擦除驱动模块30对非易失性存储器60执行预定时长的擦除操作的。编程控制模块10和擦除控制模30块均可为微控制器。可以理解地，时钟输入模块20也可以集成到该微控制器中。
[0048]如图3所示，为用于非易失性存储器测试的方法的基本流程框图，在本实施例中，其包括如下步骤:
[0049]SO:获取待处理非易失性存储器60进行一次完全编程和完全擦除的时间Tl和T2。
[0050]S1:时钟输入模块20输入预定的第一时钟信号到编程控制模块10，编程控制模块10根据该第一时钟信号控制编程驱动模块40对非易失性存储器60进行时长为tl的编程操作，其中tl小于Tl。[0051]S2:时钟输入模块20输入预定的第二时钟信号到擦除控制模块30，擦除控制模块 30根据该第二时钟信号控制擦除驱动模块50对非易失性存储器60进行时长为t2的擦除 操作，其中t2小于T2 ；
[0052]S3:依次交替重复执行所述编程操作和所述擦除操作预定次数。该预定次数可以 根据非易失性存储器60的具体情况而定，可以为50次、100次、200次等。
[0053]图2示出了第二实施例中的用于非易失性存储器测试的装置。该实施例在上述实 施例的基础上增加电流检测模块70、转换模块80以及比较器模块90。电流检测模块70与 非易失性存储器60的位线编程接口连接，比较器模块90的输入端与转换模块80连接，比 较器模块90的输出端与编程控制模块10连接。另外本实施例中时钟输入模块20只需要 为擦除控制模块30提供预定的时钟信号，因此只与擦除控制模块30通信连接。
[0054]位线编程电流是随着编程操作的进行而逐渐降低的，因此根据需要根据希望编程 的程度而选择一个预定的编程时长，根据该编程时长计算或检测得到经过该预定编程时长 时的位线编程电流，并将此时的位线编程电流设定为阈值电流，当位线编程电流小于该阈 值电流的时候，停止编程操作。该比较器模块90为电压比较器，其内部根据阈值电流设置 有阈值电压，电流信号转换成电压信号后，与设定的阈值电压比较，当电压信号达到该阈值 电压时，输出触发信号到编程控制模块10，使得该编程控制模块10控制编程驱动模块40驱 动非易失性存储器60停止编程操作。
[0055]对应第二实施例中的用于非易失性存储器测试的装置，提供一种用于非易失性存 储器测试的方法，包括如下步骤:
[0056]SO:获取非易失性存储器60进行一次完全编程和完全擦除的时间Tl和T2 ；
[0057]S1:编程控制模块10控制编程驱动模块40驱动非易失性存储器60进行时长为tl 的编程操作，其中tl小于Tl ;
[0058]S2:时钟输入模块20输入预定的第一时钟信号到擦除控制模块30，擦除控制模块 30根据该预定的时钟信号控制擦除驱动模块50对非易失性存储器60进行时长为t2的擦 除操作，其中t2小于T2 ；
[0059]S3:依次交替重复执行编程操作和擦除操作预定次数。该预定次数可以根据非易 失性存储器60的具体情况而定，可以为50次、100次、200次等。
[0060]步骤SI包括以下步骤:S1.1:设定预定时长tl，其中tl小于Tl ；
[0061]S1.2:根据tl对应设置位线编程电流的阈值；
[0062]S1.3:电流检测模块70检测所述位线编程电流的大小，当位线编程电流达到电流 的阈值时，停止对非易失性存储器60的编程操作。由于电流信号不方便比较，因此将阈值 电流与检测到的位线编程电流转换成对应的电压信号再进行比较。
[0063]在驱动所述非易失性存储器进行编程操作时，提高编程驱动电压。
[0064]在本发明中的tl所占Tl的比例关系是根据多个因素决定的，可通过预先实验测 试得出一种非易失性存储器在tl占Tl的某一百分比的情况下可以达到最佳的快速编程与 擦除的操作效果。另外在本发明的编程和擦除操作中，每次进入浮栅的电子总数和吸出浮 栅的电子总数是相等的。
[0065]可以理解地，如图4所示，第一实施例中的编程驱动模块40进一步包括位线编程 驱动模块和字线编程驱动模块。位线编程驱动模块用于给非易失性存储器60的位线也即是晶体管的漏极施加一个位线编程电压，字线编程驱动模块给非易失性存储器60的字线也即是晶体管的栅极施加一个字线编程电压。编程控制模块分别与位线编程驱动模块和字线编程驱动模块连接。
[0066]擦除驱动模块50进一步包括字线擦除驱动模块和源线擦除驱动模块。字线擦除驱动模块用于给非易失性存储器60的字线施加一个字线擦除电压；源线擦除驱动模块用于给非易失性存储器60的源线施加一个源线擦除电压。
[0067]如图5中所示，第一时钟信号为SO时钟信号，第二时钟信号为SI时钟信号。SO时钟信号和SI时钟信号分别是时钟输入模块20输入到编程控制模块10和擦除控制模块30的时钟信号。并且时钟信号SO和时钟信号SI互补，也即是当时钟信号SO位于高电平时时钟信号SI位于低电平，时钟信号SO位于低电平时时钟信号SI位于高电平。
[0068]在SO时钟信号为低电平的时候，编程控制模块10发出控制信号到位线编程驱动模块和字线编程驱动模块，字线编程驱动模块的开关SO闭合；位线编程驱动模块的开关SO也闭合；同时控制源极与地之间的开关SO闭合，使得源极接地，该非易失性存储器60开始进行编程操作。
[0069]当SI时钟信号为低电平时，擦除控制模块30发出控制信号到字线擦除驱动模块和源线擦除驱动模块，字线擦除驱动模块的开关SI以及源线擦除驱动模块的开关SI闭合，该非易失性存储器60开始进行擦除操作。
[0070]当然SO时钟信号和SI时钟信号也可以只采用一个时钟信号，分别在其高电平和低电平时驱动开关Si和开关SO动作，以达到控制编程操作和擦除操作的目的。
[0071]在对NOR Flash存储单元的编程和擦除过程中，“注入”或被“吸出”存储单元浮栅中的电荷数随时间迅速递减。根据图6的第一列可以看出，在存储单元测试的编程操作中，tl时刻之后只有少数的电荷进入到浮栅，也即是说一次编程操作周期中的后面一段时间，即t时间的编程作用对存储单元测试的作用很小。同样，从图7的第一列可以看出，在测试中的擦除操作中，t2时刻之后只有少数的电荷从浮栅被“吸”到衬底，也即是说擦除操作中的后面一段时间，即t3时间的擦除作用对存储单元测试的作用很小。
[0072]如图6所示，在图6的第二列中，字线编程电压为9.5V，位线编程电压为3.5V，第三列和第四列中分别提高了字线编程电压和位线编程电压，在相同的时间tl内，分别提高字线编程电压或者位线编程电压后，注入的电荷量以及该存储单元的阈值电压VthO增加了。提高字线编程电压或者位线编程电压可以增强编程操作的效果，也即是说要达到相同的效果，在字线编程电压或者位线编程电压后，需要的时间更短。如图7所示，在图7的第二列中，源线擦除电压为7.7V，字线擦除电压为-9.5V。在第三列和第四列中，分别提高源线擦除电压或者字线擦除电压后，在相同的时间t2内，从浮栅中吸出的电荷数量明显增多了，也即是擦除效果增强了。所以，在需要达到相同擦除效果的时候，提高源线擦除电压或者字线擦除电压可以减少测试时间。
[0073]因此，在本发明中，用于驱动非易失性存储器60进行编程操作或擦除操作的编程驱动模块40和擦除驱动模块50均采用外部可调电源进行供电，以获得较高的驱动电压。
[0074]应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
【权利要求】
1.一种用于非易失性存储器测试的装置，其特征在于，包括:用于驱动待处理的非易失性存储器(60)执行编程操作的编程驱动模块(40)，用于驱动所述非易失性存储器(60)执行擦除操作的擦除驱动模块(50)，用于输入时钟信号的时钟输入模块(20),用于根据所述时钟输入模块(20)输入的时钟信号控制所述编程驱动模块(40)对所述非易失性存储器(60)执行预定时长的编程操作编程控制模块(10)，以及用于根据所述时钟输入模块(20)输入的时钟信号控制所述擦除驱动模块(50)对所述非易失性存储器(60)执行预定时长的擦除操作的擦除控制模块(30)。
2.一种用于非易失性存储器测试的装置，其特征在于，包括:用于驱动所述非易失性存储器(60 )执行编程操作的编程驱动模块(40 )，用于驱动所述非易失性存储器(60)执行擦除操作的擦除驱动模块(50)，用于输入时钟信号的时钟输入模块(20),用于检测所述非易失性存储器(60)的位线编程电流的电流检测模块(70)，用于将所述电流检测模块(70)检测的电流值与所述预先设定的阈值进行比较并根据比较的结果输出一个触发信号的比较器模块(90 )，用于根据所述触发信号控制·所述编程驱动模块(40)对所述非易失性存储器(60)执行预定时长的编程操作的编程控制模块(10)，以及用于根据所述时钟输入模块(20)输入的时钟信号控制所述擦除驱动模块(50)对所述非易失性存储器(60)执行预定时长的擦除操作的擦除控制模块(30)。
3.根据权利要求2所述的用于非易失性存储器测试的装置，其特征在于，所述比较器模块(90 )为电压比较器，所述用于非易失性存储器测试的装置还包括用于将电流信号转换成电压信号的转换模块(80)，所述转换模块(80)通信连接在所述电流检测模块(70)和所述比较器模块(90)之间。
4.一种用于非易失性存储器测试的方法，所述非易失性存储器进行一次完全编程和完全擦除的时间分别为Tl和T2，其特征在于，包括如下步骤:51:对所述非易失性存储器(60)进行时长为tl的编程操作，其中tl小于Tl ；52:对所述非易失性存储器(60)进行时长为t2的擦除操作，其中t2小于T2 ；53:依次交替重复执行所述编程操作和所述擦除操作预定次数。
5.根据权利要求4所述的用于非易失性存储器测试的方法，其特征在于，所述步骤SI 进一步为:输入第一时钟信号，根据所述第一时钟信号对所述非易失性存储器(60)进行时长为tl的编程操作，其中tl小于Tl。
6.根据权利要求4所述的用于非易失性存储器测试的方法，其特征在于，所述步骤SI 包括以下步骤:S1.1:设定预定时长tl，其中tl小于Tl ；S1.2:根据tl对应设置所述非易失性存储器(60)的位线编程电流的阈值；S1.3:检测所述位线编程电流的大小，当所述位线编程电流达到所述阈值时，停止对所述非易失性存储器(60)的编程操作。
7.根据权利要求5或6所述的用于非易失性存储器测试的方法，其特征在于，所述步骤 S2进一步为:输入第二时钟信号，根据所述第二时钟信号对所述非易失性存储器(60)进行时长为t2的编程操作，其中t2小 于T2。
【文档编号】G11C29/56GK103531249SQ201310477361
【公开日】2014年1月22日 申请日期:2013年10月12日 优先权日:2013年10月12日
【发明者】温靖康, 刘桂云, 许如柏 申请人:辉芒微电子（深圳）有限公司