一种移位寄存器及栅极驱动电路的制作方法

本发明涉及显示技术领域，尤其涉及一种移位寄存器及栅极驱动电路。

背景技术：

随着显示屏的不断发展，消费群众对显示屏稳定性的要求也越来越高。显示屏的稳定性很大程度体现在栅极驱动电路以及组成栅极驱动电路的移位寄存器上。

目前，移位寄存器多采用5T2C的结构(即包括5个TFT薄膜晶体管开关及2个电容)。如图1所示，图1为现有技术提供的一种移位寄存器，第一开关M1至第五开关M5均为P型薄膜晶体管。当输出端OUT输出低电平信号时，第三开关M3因输出端OUT输出的低电平信号而打开，此时高电平信号端VGH输出的高电平信号因第三开关M3打开而传输至第一节点N1。因第一节点N1为高电平信号，因此第五开关M5断开。如第一节点N1一直持续处于高电平状态，输出端OUT会输出异常，产生电路的竞争风险，造成移位寄存器不稳定。

因此，目前急需一种稳定的移位寄存器及栅极驱动电路，能够在保证电路稳定并实现输出端正常输出。

技术实现要素：

为解决上述问题，本发明提供一种移位寄存器，包括第一输入模块、第二输入模块、上拉模块、输出模块、第一电容、第二电容以及第三电容，其中，

所述第一输入模块与输入信号端以及第一信号端电连接，通过输入信号端的控制将第一信号端输入的信号传输至第三节点；

所述第二输入模块与所述输入信号端、所述第一信号端、第二信号端、第一时钟信号端电连接，将所述输入信号端输入的信号传输至第一节点；

所述上拉模块与所述第一时钟信号端、所述第二信号端以及第二时钟信号端电连接，将所述第二信号端输入的信号传输至第二节点；

所述输出模块与所述第一信号端、所述第二时钟信号输入端以及输出端电连接，将所述第一信号端或者所述第二时钟信号端输入的信号传输至所述输出端；

所述第一电容，与所述第三节点电连接，用于稳定所述第三节点的电位；

所述第二电容，与所述第一信号端和所述第二节点电连接，用于稳定所述第二节点的电位；

所述第三电容，与所述输出端和所述第一节点电连接，用于抬高或者拉低所述第一节点的电位。

一种栅极驱动电路，包括N级上述所述的一种移位寄存器，其中N为正整数。

与现有技术相比，本发明的技术方案具有以下优点之一：移位寄存器包括第一输入模块、第二输入模块、上拉模块以及输出模块；其中，第一输入模块以及上拉模块与第三节点电连接，第二输入模块和输出模块与第一节点电连接，第二输入模块和上拉模块与第二节点电连接。其中，每半个周期，第一节点变为高电平信号，第二节点变为低电平信号，一定程度上保证了输出端的稳定。

此外，本发明实施例为9T3C结构(即9个TFT薄膜晶体管开关、3个电容)，开关数量少且各个信号输入端数量也少，一定程度上能够实现窄边框。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术提供的一种移位寄存器；

图2为本发明实施例提供的一种移位寄存器的模块示意图；

图3为本发明实施例提供的一种移位寄存器的具体示意图；

图4为本发明实施例提供的另一种移位寄存器的具体示意图；

图5为本发明实施例提供的又一种移位寄存器的具体示意图；

图6为本发明实施例提供的再一种移位寄存器的具体示意图；

图7为本发明实施例提供的一种移位寄存器的时序图；

图8为本发明实施例提供的一种栅极驱动电路的示意图。

具体实施方式

下面结合示意图对本发明的一种移位寄存器及栅极驱动电路进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

本发明提供一种移位寄存器，包括第一输入模块、第二输入模块、上拉模块、输出模块、第一电容、第二电容以及第三电容，其中，

所述第一输入模块与输入信号端以及第一信号端电连接，通过输入信号端的控制将第一信号端输入的信号传输至第三节点；

所述第二输入模块与所述输入信号端、所述第一信号端、第二信号端、第一时钟信号端电连接，将所述输入信号端输入的信号传输至第一节点；

所述上拉模块与所述第一时钟信号端、所述第二信号端以及第二时钟信号端电连接，将所述第二信号端输入的信号传输至第二节点；

所述输出模块与所述第一信号端、所述第二时钟信号输入端以及输出端电连接，将所述第一信号端或者所述第二时钟信号端输入的信号传输至所述输出端；

所述第一电容，与所述第三节点电连接，用于稳定所述第三节点的电位；

所述第二电容，与所述第一信号端和所述第二节点电连接，用于稳定所述第二节点的电位；

所述第三电容，与所述输出端和所述第一节点电连接，用于抬高或者拉低所述第一节点的电位。

具体的，如图2所示，图2为本发明实施例提供的一种移位寄存器的模块示意图。移位寄存器包括第一输入模块1、第二输入模块2、上拉模块3、输出模块4、第一电容C1、第二电容C2以及第三电容C3。其中，第一输入模块1与上拉模块3通过第三节点N3实现电连接，上拉模块3与第二输入模块2通过第二节点N2实现电连接，第二输入模块2与输出模块4通过第一节点N1实现电连接。

第一输入模块1与输入信号端IN以及第一信号端VGH电连接，通过输入信号端IN的控制将第一信号端VGH输入的信号传输至第三节点N3；

第二输入模块2与输入信号端IN、第一信号端VGH、第二信号端VGL以及第一时钟信号端CK1电连接，将输入信号端IN输入的信号传输至第一节点N1；

上拉模块3与第一时钟信号端CK1、第二时钟信号端CK2以及第二信号端VGL电连接，将第二信号端VGL输入的信号传输至第二节点N2；

输出模块4与第一信号端VGH、第二时钟信号端CK2以及输出端GOUT电连接，将第一信号端VGH或者第二时钟信号端CK2输入的信号传输至输出端GOUT；

此外，第一电容C1与第三节点N3电连接，用于稳定第三节点N3的电位；第二电容C2与第一信号端VGH和第二节点N2电连接，用于稳定第二节点N2的电位；第三电容C3与输出端GOUT和第一节点N1电连接，用于抬高或者拉低第一节点N1的电位。

上述实施例中，电路模块仅包括四个信号输入端、一个信号输出端以及三个电容即可实现移位寄存器的稳定输出，且在保证电路正常工作的情况下实现窄边框。

具体的，如图3所示，图3为本发明实施例提供的一种移位寄存器的具体示意图。第一输入模块1包括第一开关T1，其中，第一开关T1的控制端电连接输入信号端IN，第一开关T1的第一极电连接第一信号端VGH，第一开关T1的第二极电连接第三节点N3。第一开关T1通过输入信号端IN的控制而导通，将第一信号端VGH的信号传输至第三节点N3。

第二输入模块2包括第五开关T5、第六开关T6以及第七开关T7。其中，第五开关T5的控制端电连接第一时钟信号端CK1，第五开关T5的第一极电连接第六开关T6的控制端，第五开关T5的第二极电连接输入信号端IN。第六开关T6的第一极电连接第一信号端VGH，第六开关T6的第二极电连接第二节点N2。第七开关T7的控制端电连接第二信号端VGL，第七开关T7的第一极电连接第六开关T6的控制端，第七开关T7的第二极电连接第一节点N1。第一时钟信号端CK1控制第五开关T5的导通，从而将输入信号端IN输入的信号传输至第六开关T6的控制端并控制第六开关T6的导通，第二信号端VGL控制第七开关T7的导通并将输入信号端IN的信号传输至第一节点N1。

上拉模块3包括第二开关T2、第三开关T3以及第四开关T4。其中，第二开关T2的控制端电连接第二时钟信号端CK2，第二开关T2的第一极电连接第二信号端VGL，第二开关T2的第二极电连接第三节点N3。第三开关T3的控制端电连接第三节点N3，第三开关T3的第一极电连接第二信号端VGL，第三开关T3的第二极电连接第四开关T4的第二极。上拉模块3中，第二时钟信号端CK2控制第二开关T2的导通，将第二信号端VGL传输的信号传输至第三节点N3，第三开关T3通过第三节点N3的控制导通并且第四开关T4通过第一时钟信号端CK1的控制导通从而将第二信号端VGL传输的信号传输至第二节点N2。

输出模块4包括第八开关T8以及第九开关T9。其中，第八开关T8的控制端电连接第二节点N2，第八开关T8的第一极电连接第一信号端VGH，第八开关T8的第二极电连接第九开关T9的第二极。第九开关T9的控制端电连接第一节点N1，第九开关T9的第一极电连接第二时钟信号端CK2，第九开关T9的第二极电连接输出端GOUT。输出模块4中，第二节点N2以及第一节点N1分别控制第八开关T8以及第九开关T9的导通，将第一控制信号端VGH以及第二时钟信号端CK2输入的信号传输至输出端GOUT。

具体的，第一电容C1的第一极电连接第三节点N3，第一电容C1的第二极电连接第一信号端VGH。第二电容C2的第一极电连接第一信号端VGH，第二电容C2的第二极电连接第二节点N2。第三电容C3的第一极电连接输出端GOUT，第三电容C3的第二极电连接第一节点N1。其中，第一电容C1、第二电容C2以及第三电容C3的具体工作模式与作用会在图8时序图中具体描述。

具体的，上述实施例中，所有第一开关T1至第九开关T9均为P型薄膜晶体管，即第一开关T1至第九开关T9由低电平信号控制导通。此外，第一开关T1至第九开关T9也可以是N型薄膜晶体管，即第一开关T1至第九开关T9由高电平信号控制导通。除上述两种情况外，第一开关T1至第九开关T9也可以是其他开关，在此不做赘述，任何可以实现本发明实施例的方案均属于本发明保护范围。

上述实施例中，第八开关T8与第九开关T9分别与第一信号端VGH以及第二时钟信号端CK2电连接。其中，第一信号端VGH持续输入高电平信号，第二时钟信号端CK2输入的是脉冲信号，第一节点N1间隔性的被写高，第二节点N2间隔性的被写低，从而保证了输出端GOUT的稳定，减少因竞争产生的显示问题。

图4为本发明实施例提供的另一种移位寄存器的具体示意图，其中，第一输入模块、第二输入模块、上拉模块以及输出模块与图3完全相同，相同之处不再赘述，区别点仅在于：第一电容C1的第一极电连接第三节点N3，第一电容C1的第二极电连接第二信号端VGL。第一电容的区别仅在于第二极的连接方式不同，但不论电连接第一信号端VGH还是第二信号端VGL，均是为了稳定第三节点N3的电位。

具体的，图5为本发明实施例提供的又一种移位寄存器的具体示意图。其中，第一输入模块、第二输入模块以及输出模块的结构与图3相同，相同之处不再赘述，区别点在于：上拉模块中，第三开关T3的控制端与第三节点N3电连接，第三开关T3的第一极与第一时钟信号端CK1电连接，第三开关T3的第二极与第四开关T4的第二极电连接。本实施例中，由第三节点N3控制第三开关T3的导通，同时在第四开关T4导通的情况下将第一时钟信号端CK1输出的信号传输至第二节点N2，用以控制第八开关T8的导通与输出端GOUT的输出。

具体的，图6为本发明实施例提供的再一种移位寄存器的具体示意图。其中，还包括第三输入模块5，第三输入模块5与输入信号端IN、第一信号端VGH以及第二节点N2电连接。第三输入模块5在输入信号端IN的控制下导通，并将第一信号端VGH输入的信号传输至第二节点N2。

具体的，第三输入模块5包括第十开关T10，第十开关T10的控制端电连接输入信号端IN，第十开关T10的第一极电连接第一信号端VGH，第十开关T10的第二极电连接第二节点N2。

本实施例中，通过增加第三输入模块5，可以在短时间内更快的将第一信号端VGH输入的高电平信号传输至第二节点N2，从而控制第八开关T8的断开。

为了更好说明本发明移位寄存器的运作原理，结合图3以及图7来说明，其中图7为本发明实施例提供的一种移位寄存器的时序图。本实施例中，第一信号端VGH输入高电平信号，第二信号端VGL输入低电平信号，第一时钟信号端CK1以及第二时钟信号端CK2输入的均为脉冲信号。且，第一开关T1至第九开关T9均为P型薄膜晶体管。

移位寄存器工作包括五个阶段，第一阶段P1、第二阶段P2、第三阶段P3、第四阶段P4以及第五阶段P5。

第一阶段P1过程中，输入信号端IN输入低电平信号，第一时钟信号端CK1输入低电平信号，第二时钟信号端CK2输入高电平信号。此时，第一开关T1在输入信号端IN输入的低电平信号下导通，此时第一开关T1将第一信号端VGH的高电平信号传输至第三节点N3。第二开关T2因控制端接收高电平信号而断开，第三开关T3因第三节点N3的高电位而断开。第五开关T5与第四开关T4因第一时钟信号端CK1的低电平信号而导通，第七开关T7因第二信号端VGL的低电平信号而持续导通。此时，输入信号端IN的低电平信号因第五开关T5以及第七开关T7的导通而传输至第一节点N1，第六开关T6导通导致第二节点N2接收第一信号端VGH输入的高电平信号。因此，第八开关T8断开，第九开关T9导通，此时输出端GOUT输出第二时钟信号端CK2传输的高电平信号。

第二阶段P2过程中，输入信号端IN输入高电平信号，第一时钟信号端CK1输入高电平信号，第二时钟信号端CK2输入低电平信号。此时，第一开关T1断开，第二开关T2因控制端接收低电平信号而导通，第二信号端VGL的低电平信号控制第三开关T3导通。因第一时钟信号端CK1输入高电平信号，因此第四开关T4断开。第二节点N2维持上一状态的高电位，第三节点N3变为低电位，第一节点N1维持上一阶段的低电位状态。此时，第九开关T9导通，输出端GOUT输出第二时钟信号端CK2的低电平信号。因第三电容C3的耦合作用，第一节点N1被拉低。

第三阶段P3过程中，输入信号端IN维持高电平信号，第一时钟信号端CK1输入低电平信号，第二时钟信号端CK2输入高点平信号。此时，第一开关T1断开，第四开关T4以及第五开关T5导通，第二开关T2断开。第三节点N3维持低电位，第三开关T3导通。因第五开关T5导通，第六开关T6因高电位控制而断开，第一节点N1维持高电位。此时，第二节点N2输入第二信号端VGL的低电平，第八开关T8导通，第一信号端VGH输入的高电平传输至输出端GOUT。

第四阶段P4过程中，输入信号端IN维持高电平信号，第一时钟信号端CK1输入高电平信号，第二时钟信号端CK2输入低电平信号。此时，第一开关T1依旧处于断开状态，第二开关T2因低电位控制而导通，第二信号端VGL输入的低电平信号传输至第三节点N3。第三开关T3因第三节点N3的电位而导通，第四开关T4因第一时钟信号端CK1而断开。此时，第一节点N1维持上一状态的高电位，第二节点N2维持上一阶段的低电位，输出端GOUT输出第一信号端VGH输入的高电平。

第五阶段P5过程中，输入信号端IN维持高电平，第一时钟信号端CK1输入低电平信号，第二时钟信号端CK2输入高电平信号。此时，第一开关T1继续断开，第二开关T2因高电位控制而断开。因第三节点N3维持低电位，第三开关T3导通，第四开关T4以及第五开关T5因第一时钟信号端CK1的低电位而导通。此时第二节点N2接收第二信号端VGL的低电平信号。第一节点N1接收输入信号端IN传输的高电平信号。此时，第八开关T8导通，第九开关T9断开，输出端GOUT输出第一信号端传输的高电平信号。

上述实施例中，第一节点N1每半个周期由低电位变为高电位，第二节点N2每半个周期由高电位变为低电位，输出端GOUT仅在第二阶段P2过程中输出低电位，其他阶段均能稳定维持在高电位状态，不会发生开关之间的竞争影响。

本发明还提供一种栅极驱动电路，包括N级上述所述的一种移位寄存器，其中N为正整数。

具体的，如图8所示，图8为本发明实施例提供的一种栅极驱动电路的示意图。其中，栅极驱动电路包括输入信号线S、第一时钟信号线CK以及第二时钟信号线CKB。

奇数级移位寄存器，例如第一级移位寄存器A1、第三级移位寄存器等，其第一时钟信号端CK1电连接第一时钟信号线CK，第二时钟信号端CK2电连接第二时钟信号线CKB。偶数级移位寄存器，例如第二级移位寄存器A2、第四级移位寄存器等，其第一时钟信号端CK1电连接第二时钟信号线CKB，第二时钟信号端CK2电连接第一时钟信号线CK。

具体的，第一级移位寄存器A1的输入信号端IN电连接输入信号线S，第二级移位寄存器A2的输入信号端电连接第一级移位寄存器A1的输出端GOUT1，即第N级移位寄存器AN-1的输入信号端IN电连接第N-1级移位寄存器AN-1的输出端GOUT N-1。上一级移位寄存器的输出端输出的信号作为下一级移位寄存器的输入信号，形成移位输出。

本实施例所述的一种栅极驱动电路，仅具有两个时钟信号，便于驱动电路的工艺设计与制作，并且有效减少了栅极驱动电路的面积，利于实现显示面板的窄边框。

此外，本发明涉及的移位寄存器以及栅极驱动电路，不仅局限于液晶显示面板，还可以是有机发光显示面板或者电子纸领域，其简单的工艺以及合理的电路设计能够有效稳定电路的输出端，利于显示。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。