以指示地址信号被施加到装置总线116。控制逻辑生成内部控制信号以便I/O控制114接收地址信号并且在地址寄存器112中锁存对应地址。经内部地址总线124将地址提供到行解码器电路130和列解码器电路134以便将地址解码和访问对应于锁存的地址的存储器位置。
[0017]从存储器阵列102读取并且在数据寄存器140中存储具有要访问的存储器位置的存储单元的页面。在将来自存储器的页面的数据在内部数据总线144上提供到I/O控制114前，将其传送到辅助(以及可选)高速缓存寄存器142。高速缓存寄存器能够用于暂时存储数据的页面以便释放数据寄存器140以存储用于存储器阵列102的随后访问操作的数据的另一页面。数据的页面从高速缓存寄存器142传送到I/O控制114。基于地址，在装置总线116上输出来自数据的页面的适当数据。
[0018]写入操作以类似方式进行，除了在控制信号的第二组合之后控制信号的第三组合被提供到控制逻辑128，指示要被写入对应于地址的存储器位置的数据在装置总线116上提供。在内部数据总线144上将I/O控制114收到的数据提供到高速缓存寄存器142以便写入存储器阵列102。
[0019]图2示出根据本文中公开的主题的多芯片NAND闪速存储器200的另一示范实施例。在一个示范实施列中，NAND闪速存储器200包括多管芯配置的一部分，诸如但不限于固态存储器阵列或固态驱动器。多芯片存储器200包括共享控制总线220和输入输出(I/O)总线230的N个单独的NAND闪速存储器202-208。NAND闪速存储器202-208 —般包括在单个装置封装中以提供高密度、小形状因子多芯片存储器。
[0020]在一个示范实施例中，每个NAND闪速存储器202-208常规地编程，或者具有电连接的相应MDE逻辑150以具有独特标识信息。在备选实施例中，锁存器148中包括的非易失性芯片标识锁存器编程有标识信息。如图2所示，第一 NAND闪速存储器202被标识为管芯O (芯片O)，并且第二 NAND闪速存储器204被标识为管芯I (芯片I)。剩余NAND闪速存储器由增大的芯片号标识，其中最后两个装置206和208分别被标识为管芯(N-1)和管芯(N)(芯片(N-1)和芯片(N))。
[0021]外部存储器控制器(未示出)提供控制总线220上的控制信号和I/O总线上的命令、地址和数据信号的组合以执行各种存储器操作。控制总线220包括用于提供各种控制信号到每个装置的信号线。控制信号的示例为CE#、CLE、ALE、WE#、RE#及WP#，其中，各种控制信号中的“#”对应于特定管芯标识。应理解的是，也可利用其它控制信号。在图2所示示范实施例中，提供单独的MDE信号到分别在MDE终端240、242、244和246上的NAND闪速存储器202-208，以便为每个相应NAND闪速存储器202-208设置标识信息。I/O总线230包括多个信号线，并且示为8位宽总线1/0[7:0]。备选地，也能够使用不同位宽度的I/O总线。
[0022]在操作中，在控制和I/O总线220、230上将控制、命令、地址和数据信号提供到所有NAND闪速存储器202-208。然而，仅由相应CE#信号激活的那些存储器将接收信号和对信号进行响应。
[0023]在一个示范实施例中，通过激活所有NAND闪速存储器202-208，并且在控制和I/O总线220、230上提供适当的控制和命令信号，能够从存储器控制器发出全局存储器命令。响应于存储器命令，每个NAND闪速存储器202-208开始执行存储器命令，这能够对耦合到多管芯NAND存储器200的电源(未示出)提出显著的峰值功率需求。在功率由电池或另一有限电源提供的应用中，此类情况是特别不希望的。由于NAND管芯操作可以是同步的(SP，由管芯的内部振荡器驱动)，因此，诸如电流峰值的事件能够在多个NAND管芯上的同时操作期间发生。在一个示范实施例中，在执行生成峰值电流事件的操作前，每个管芯自动暂停操作。例如，在启用管芯的电荷栗的操作、位线(BL)预充电操作或编程/擦除循环操作或其组合之前(但不限于此)，每个管芯自动暂停操作。
[0024]图3示出根据本文中公开的主题，由在执行生成峰值电流事件的操作前自动暂停操作的多芯片NAND闪速存储器200的管芯执行的NAND操作的一部分的示范实施例的流程图300。应理解的是，虽然这些特定峰值电流事件在图3中标识，但本文中公开的主题不被这样限制，并且另外和/或其它峰值电流事件能够包括在图3中。在301，管芯正执行NAND操作。在302，确定是否要执行启用管芯的电荷栗的操作。如果在302确定要执行启用电荷栗的操作，则流程继续到303，其中操作自动被暂停，直至收到恢复操作命令或者发生恢复操作事件。
[0025]如果在302确定启用电荷栗的操作将不执行，则流程继续到304，其中确定是否要执行为位线(BL)预充电的操作。如果在304确定要执行为位线预充电的操作，则流程继续到305，其中操作自动被暂停，直至收到恢复操作命令或者发生恢复操作事件。
[0026]如果在304确定为位线预充电的操作将不执行，则流程继续到306，其中确定是否要执行是编程/擦除循环操作的操作。如果在306确定要执行编程/擦除循环操作，则流程继续到307，其中操作自动被暂停，直至收到恢复操作命令或者发生恢复操作事件。
[0027]如果在306确定将不执行编程/擦除循环操作，则流程继续到308，其中继续执行NAND操作。
[0028]根据本文中公开的主题，恢复操作能够发生的示范方式包括但不限于接收来自系统控制器的管芯特定恢复命令，发生基于系统定时器/时钟和/或内部管芯定时器/时钟期满的恢复操作事件，接收发出到所有管芯的系统范围电源管理命令和控制其它管芯中恢复操作的管芯特定输出，以及响应于管芯中寄存器的指示的高电流状态而接收来自系统控制器的管芯特定恢复命令。
[0029]图4示出根据本文中公开的主题，对于示范四管芯多芯片NAND闪速存储器，用于接收来自系统控制器(主机控制器)的管芯特定恢复命令的示范定时图400。应理解的是，能够使用具有不同于四个管芯的多个管芯的多芯片NAND闪速存储器。如图4所示，例如基于执行对应于图3的流程图的指示例如将发生位线(BL)预充电操作的操作，管芯O-管芯3处在自动暂停状态。管芯电流Icc-管芯O到Icc-管芯3在图4中被指示成处在低电流状态。
[0030]在401，系统控制器在数据线DQ[7:0]上发出特定寻址到管芯O的恢复命令。作为响应，在402，管芯O恢复操作，并且如三角形状尖峰表示的出现由位线预充电造成的高电流条件。在后面的时间，在403，系统控制器在数据线DQ[7:0]上发出特定寻址到管芯I的恢复命令。作为响应，在404管芯I恢复操作，并且出现由位线预充电造成的高电流条件。在更后面的时间，在405，系统控制器(主机控制器)在数据线DQ[7:0]上发出特定寻址到管芯2的恢复命令。作为响应，在406，管芯2恢复操作，并且出现由位线预充电造成的高电流条件。为使解释完整，在甚至更后面的时间，在407，系统控制器在数据线DQ[7:0]上发出特定寻址到管芯3的恢复命令。作为响应，在408，管芯3恢复操作，并且出现由位线预充电造成的高电流条件。恢复命令由系统控制器通过适当定时发出以避免超过用于多管芯装置的总体功耗约束的高电流条件。
[0031]图5示出根据本文中公开的主题，对于示范四管芯多芯片NAND闪速存储器，用于基于系统生成的时钟的恢复事件的示范定时图500。应理解的是，能够使用具有不同于四个管芯的多个管芯的多芯片NAND闪速存储器。如图5所示，例如基于执行对应于图3的流程图的指示例如将发生位线(BL)预充电操作的操作，管芯O-管芯3处在自动暂停状态。管芯电流Icc-管芯O到Icc-管芯3在图5中被指示成处在低电流状态。
[0032]在501，由系统控制器发出计数器重置Cntr_reset信号，这在502促使相应管芯的所有内部管芯计数器重置成00h。每个内部管芯计数器在制造期间已被单独调整以重置成不同定时值。每个内部管芯计数器也以熟知的方式响应于系统生成的电源管理信号PM_elk以进行计数。在一个示范实施例中，Cntr_reset信号应以与电源管理信号PM_clk适当的定时关系发出。对于此示例，在用于管芯O的内部管芯计数器等于Olh时，在503，管芯O恢复操作，并且出现由位线预充电造成的高电流条件。在用于管芯I的内部管芯计数器等于02h时，在504，管芯I恢复操作，并且出现由位线预充电造成的高电流条件。在用于管芯2的内部管芯计数器等于03h时，在505，管芯I恢复操作，并且出现由位线预充电造成的高电流条件，以及在用于管芯3的内部管芯计数器等于04h时，在506，管芯3恢复操作，并且出现由位线预充电造成的高电流条件。PM_clk的速率和每个内部管芯计数器的选择的计数值应被选择成提供适当定时，以避免超过用于多管芯装