在数据存取之前对静态随机存取存储器(sram)中的位线进行预充电以减少泄漏功率，以 ...的制作方法
【专利说明】在数据存取之前对静态随机存取存储器(SRAM)中的位线进行预充电以减少泄漏功率，以及相关系统和方法
[0001]优先权要求
[0002]本申请案要求2013年5月6日申请且标题为“用于在存取之前对静态随机存取存储器(SRAM)数据阵列进行预充电以节省功率泄漏的方法和设备(METHODS ANDAPPARATUSES FOR PRE-CHARGING OF STATIC RANDOM ACCESS MEMORY (SRAM)DATA ARRAYSPR1R TO ACCESS FOR SAVING POWER LEAKAGE) ” 的第 61/819，744 号美国临时专利申请案的优先权，所述美国临时专利申请案以全文引用的方式并入本文中。
[0003]本申请案还要求2013年10月9日申请且标题为“在数据存取之前对静态随机存取存储器(SRAM)中的位线进行预充电以减少泄漏功率，以及相关系统和方法(PRE-CHARGING BITLINES IN A STATIC RANDOM ACCESS MEMORY(SRAM)PR1R TO DATAACCESS FOR REDUCING LEAKAGE POWER, AND RELATED SYSTEMS AND METHODS)” 的第14/049，312号美国专利申请案的优先权，所述美国专利申请案以全文引用的方式并入本文中。
技术领域
[0004]本发明的技术大体上涉及计算机存储器，且更具体来说涉及对用于存储器存取的静态随机存取存储器(SRAM)的位线进行预充电。
【背景技术】
[0005]存储器单元是计算机数据存储装置的基本构建块，也被称作“存储器”。计算机系统可从存储器读取数据或将数据写入到存储器，所述存储器存在不同类型。举例来说，一种类型的存储器是静态随机存取存储器(SRAM)。作为一实例，SRAM可用作中央处理单元(CPU)系统中的高速缓冲存储器。SRAM高速缓冲存储器可包括标签阵列和数据阵列。标签阵列含有到存储在SRAM数据阵列中的存储器地址的索引。标签阵列接收存储器地址作为来自CPU的存储器存取请求的部分。标签阵列使用所述存储器地址确定SRAM数据阵列是否含有用于存储器存取请求中的存储器地址的有效数据。如果有效数据存在，那么所述数据可从SRAM数据阵列直接存取，与从例如较高层级高速缓冲存储器或主存储器等较高层级存储器存取相反。
[0006]SRAM数据阵列组织成SRAM位单元的行和列。SRAM位单元各自能够存储单个信息位。对SRAM数据阵列的存储器存取请求通常涉及选择整行SRAM位单元以存取存储在选定行的每一列中的位。在此方面，图1说明标准六晶体管^_T)SRAM位单元10的实例，作为可在SRAM中提供以存储单个信息位12的SRAM单元。所述单个信息位12存储在6_T SRAM位单元10中的两(2)个交叉耦合的反相器14、16中。6-T SRAM位单元10具有用以指示单个信息位12的两个稳定状态(例如，逻辑状态“I”或“O”)。提供两个额外存取晶体管18、20以控制在读取和写入操作期间对SRAM位单元10的存取。对6-T SRAM位单元10的存取是通过在控制所述两(2)个存取晶体管18、20的字线24上断言的字线信号22而启用。字线24上的字线信号22的断言激活所述两(2)个存取晶体管18、20，从而致使位线26和位线补线28耦合到所述两(2)个交叉耦合的反相器14、16。因此，位线26和位线补线28用以传送用于读取和写入操作两者的数据。
[0007]作为一实例，在读取操作中，存取晶体管18、20的激活致使通过所述两(2)个交叉耦合的反相器14、16将单个信息位12置于位线26和位线补线28上。所述单个信息位12以电压或电流电平的形式置于位线26和位线补线28上。读出放大器30检测位线26与位线补线28之间的指示两个逻辑状态中的一者的电压差，如上文所论述。在写入操作中，输入驱动器32将电压34和电压补36分别置于位线26和位线补线28上。由输入驱动器32分别置于位线26和位线补线28上的电压34和电压补36表示待存储的单个信息位12。通过字线24对存取晶体管18、20的激活致使将位线26和位线补线28上的电压34和电压补36存储或锁存到所述两(2)个交叉耦合的反相器14、16中。
[0008]在读取或写入存取之前，图1中的6-T SRAM位单元10中的位线26和位线补28可通过位线预充电信号38和位线预充电信号补40分别预充电到已知稳定电压电平(即逻辑高“I”或逻辑低“O”)。对位线26和位线补线28进行预充电允许读出放大器30将差分电压电平有效解译为位状态，且允许SRAM位单元10从已知条件开始以便防止SRAM位单元10的单元干扰。位线26和位线补线28的预充电在字线24的断言之后即刻减活，因此允许如上文所描述在读取或写入操作中通过所述两(2)个交叉耦合的反相器14、16或通过输入驱动器32修改初始已知电压电平。在针对存储器存取请求已完成对6-T SRAM位单元10的读取或写入操作之后，可将位线26和位线补线28预充电回到此已知预充电电压电平以准备下一存储器存取请求。
[0009]如上文所论述，对于采用SRAM位单元列的位线的预充电的SRAM设计，存储器存取请求中的存储器地址可用以识别正存取的SRAM位单元的特定行或列以用于预充电。存储器存取请求采用存储器存取请求电路以将存储器存取请求中的存储器地址转译为正存取的特定行或列以用于预充电。然而，提供此额外电路可对存储器存取请求增加等待时间。为了避免此额外等待时间，SRAM设计可涉及在读取或写入操作已完成之后对SRAM位单元的所有行或列进行预充电以准备SRAM位单元用于下一存储器存取请求。因此，用于将存储器存取请求中的存储器地址转译为SRAM位单元的特定行或列的额外电路不是必要的。然而，维持位线预充电可能增加当不在存取SRAM位单元时的存储器空闲时间期间的泄漏功率。
[0010]因此，涉及对SRAM位单元的所有行或列进行预充电的SRAM设计可比作为存储器存取请求的部分识别SRAM位单元的特定行或列的SRAM设计消耗更多功率。然而，涉及对SRAM位单元的所有行或列进行预充电的SRAM设计可不包含来自用以作为存储器存取请求的部分识别正存取的特定行或列以用于预充电的电路的额外等待时间。
【发明内容】
[0011]本文所揭示的实施例包含用于在数据存取之前对静态随机存取存储器(SRAM)中的位线进行预充电以减少泄漏功率的方法和设备。在数据存取之前对SRAM进行预充电的实施例可减少泄漏功率而不会影响读取或写入性能。作为一个非限制性实例，SRAM可包含在SRAM高速缓冲存储器中。在此方面，在SRAM中的第一数据存取路径中提供存储器存取逻辑电路。存储器存取逻辑电路接收包括SRAM的SRAM数据阵列中待存取的数据条目地址的存储器存取请求。存储器存取逻辑电路将所述数据条目地址转译为用于标引SRAM数据阵列中的数据条目地址的数据索引。SRAM还包含预充电电路，其提供于在第一数据存取路径外部的第二数据存取路径中。所述预充电电路经配置以作为存储器存取请求的部分启用SRAM数据阵列的预充电以避免在空闲周期期间对SRAM数据阵列中的位线进行预充电从而减少泄漏功率。但通过还在第一数据存取路径外部的第二数据存取路径中提供预充电电路，所述预充电电路可在数据存取之前启用SRAM数据阵列的预充电以使得预充电电路不对第一数据存取路径增加等待时间。
[0012]为了进一步减少泄漏功率，如果SRAM数据阵列组织成例如子阵列，那么预充电电路还可经配置以识别且启用SRAM数据阵列中含有数据条目地址的特定数据子阵列的预充电。以此方式，SRAM数据阵列中并不含有数据条目地址的数据子阵列在存储器存取请求期间不会经启用用于预充电，以通过不在未存取数据子阵列中预充电而避免额外泄漏功率。
[0013]在此方面，在一个实施例中提供一种SRAM。所述SRAM包括存储器存取逻辑电路，其提供于第一数据存取路径中。所述存储器存取逻辑电路经配置以在所述第一数据存取路径中接收存储器存取请求的数据条目地址以用于寻址SRAM数据阵列中的数据条目。所述存储器存取逻辑电路进一步经配置以基于所述第一数据存取路径中的所述所接收数据条目地址而产生数据索引以标引所述SRAM数据阵列以用于存取所述SRAM数据阵列中对应于所述所接收数据条目地址的所述数据条目。所述SRAM进一步包括预充电电路，其提供于与所述第一数据存取路径分开的第二数据存取路径中。在存取所述SRAM数据阵列中的所述数据条目之前，所述预充电电路经配置以在所述第二数据存取路径中接收所述数据条目地址。所述预充电电路进一步经配置以基于所述第二数据存取路径中的所述所接收数据条目地址而产生对所述SRAM数据阵列的至少一部分的预充电启用以对所述SRAM数据阵列的所述至少一部分进行预充电。
[0014]在另一实施例中，提供一种SRAM。所述SRAM包括存储器存取逻辑电路装置，其提供于第一数据存取路径装置中。所述存储器存取逻辑电路装置经配置以在所述第一数据存取路径装置中接收用于存储器存取请求装置的数据条目地址装置以用于寻址SRAM数据阵列装置中的数据条目装置。所述存储器存取逻辑电路装置进一步经配置以基于所述第一数据存取路径装置中的所述所接收数据条目地址装置而产生数据索引装置以标引所述SRAM数据阵列装置以用于存取所述SRAM数据阵列装置中对应于所述数据条目地址装置的所述数据条目装置。所述SRAM进一步包括预充电电路装置，其提供于与所述第一数据存取路径装置分开的第二数据存取路径装置中。在存取所述SRAM数据阵列装置中的所述数据条目装置之前，所述预充电电路装置经配置以在所述第二数据存取路径装置中接收所述数据条目地址装置。所述预充电电路装置进一步经配置以基于所述第二数据存取路径装置中的所述所接收数据条目地址装置而产生对所述SRAM数据阵列装置的至少一部分的预充电启用装置以对所述SRAM数据阵列装置的所述至少一部分进行预充电。
[0015]在另一实施例中，提供一种在存取SRAM数据阵列之前对所述SRAM数据阵列进行预充电的方法。所述方法包括在第一数据存取路径中接收用于存储器存取请求的数据条目地址以用于寻址SRAM数据阵列中的数据条目。所述方法进一步包括基于所述第一数据存取路径中的所述所接收数据条目地址而产生数据索引以标引所述SRAM数据阵列以用于存取所述SRAM数据阵列中对应于所述数据条目地址的所述数据条目。所述方法进一步包括在第二数据存取路径中接收数据条目地址以用于对所述SRAM数据阵列的至少一部分进行预充电。所述方法进一步包括基于所述第二数据存取路径中的所述所接收数据条目地址而产生用于所述SRAM数据阵列的所述至少一部分的预充电启用以对所述SRAM数据阵列的所述至少一部分进行预充电。所述预充电启用是在所述第一数据存取路径中在表示所述数据条目地址的所述数据索引处存取所述SRAM数据阵列中的所述数据条目之前产生。
【附图说明】
[0016]图1是用于存储单个信息位的示范性六晶体管(6-T)静态随机存取存储器(SRAM)存储器单元的示意图；
[0017]图2是示范性SRAM的示意图，其包括