用于针对存储器存取请求标引SRAM数据阵列中的数据条目的存储器存取逻辑电路，以及用于在针对存储器存取请求存取SRAM数据阵列中的数据条目之前对SRAM数据阵列中的位线进行预充电的预充电电路，以便减少或避免处理存储器存取请求中的等待时间；
[0018]图3是说明用于在针对存储器存取请求存取SRAM数据阵列中的数据条目之前对图2中的SRAM中的SRAM数据阵列中的位线进行预充电的示范性过程的流程图；
[0019]图4是说明在针对存储器存取请求存取SRAM数据阵列中的数据条目之前对图2中的SRAM中的SRAM数据阵列中的位线进行预充电时涉及的信号的示范性时序的时序图；
[0020]图5是示范性SRAM高速缓冲存储器的示意图，其包括用于针对存储器存取请求标引SRAM数据阵列中的数据条目的存储器存取逻辑电路中的标签阵列，以及用于在针对存储器存取请求存取SRAM数据阵列中的数据条目之前对SRAM数据阵列中的位线进行预充电的预充电电路，以便减少或避免处理存储器存取请求中的等待时间；
[0021]图6是说明用于在针对存储器存取请求存取SRAM数据阵列中的数据条目之前对图5中的SRAM高速缓冲存储器中的SRAM数据阵列中的位线进行预充电的示范性过程的流程图；
[0022]图7是说明在针对顺序存储器存取请求存取SRAM数据阵列中的数据条目之前对图5中的SRAM高速缓冲存储器中的SRAM数据阵列中的位线进行预充电时涉及的信号的示范性时序的时序图；
[0023]图8是说明在针对管线式顺序存储器存取请求存取SRAM数据阵列中的数据条目之前对图5中的SRAM高速缓冲存储器中的SRAM数据阵列中的位线进行预充电时涉及的信号的示范性时序的时序图；
[0024]图9是说明在针对包含用于多组SRAM高速缓冲存储器的存储器存取请求的管线式顺序存储器存取请求存取SRAM数据阵列中的数据条目之前对图5中的SRAM高速缓冲存储器中的SRAM数据阵列中的位线进行预充电时涉及的信号的示范性时序的时序图；
[0025]图10是说明在存取SRAM数据阵列中的数据条目以用于基于时钟相位控制方案控制字线断言和预充电之前对图5中的SRAM高速缓冲存储器中的SRAM数据阵列中的位线进行预充电时涉及的信号的示范性时序的时序图；
[0026]图11是说明在存取SRAM数据阵列中的数据条目以用于基于任选的自定时控制方案控制字线断言和预充电之前对图5中的SRAM高速缓冲存储器中的SRAM数据阵列中的位线进行预充电时涉及的信号的示范性时序的时序图；
[0027]图12是说明在存取SRAM数据阵列中的数据条目以用于基于跨越多个时钟循环的任选的自定时、自复位控制方案控制字线断言和预充电之前对图5中的SRAM高速缓冲存储器中的SRAM数据阵列中的位线进行预充电时涉及的信号的示范性时序的时序图；以及
[0028]图13是示范性基于处理器的系统的框图，其包括图2的SRAM的一般化存储器存取逻辑电路和预充电电路以及图5的SRAM高速缓冲存储器。
【具体实施方式】
[0029]本文所揭示的实施例包含用于在数据存取之前对静态随机存取存储器(SRAM)中的位线进行预充电以减少泄漏功率的方法和设备。在数据存取之前对SRAM进行预充电的实施例可减少泄漏功率而不会影响读取或写入性能。作为一个非限制性实例，SRAM可包含在SRAM高速缓冲存储器中。在此方面，在SRAM中的第一数据存取路径中提供存储器存取逻辑电路。存储器存取逻辑电路接收包括SRAM的SRAM数据阵列中待存取的数据条目地址的存储器存取请求。存储器存取逻辑电路将所述数据条目地址转译为用于标引SRAM数据阵列中的数据条目地址的索引。SRAM还包含预充电电路，其提供于在第一数据存取路径外部的第二数据存取路径中。所述预充电电路经配置以作为存储器存取请求的部分启用SRAM数据阵列的预充电以避免在空闲周期期间对SRAM数据阵列中的位线进行预充电从而减少泄漏功率。但通过还在第一数据存取路径外部的第二数据存取路径中提供预充电电路，所述预充电电路可在数据存取之前启用SRAM数据阵列的预充电以使得预充电电路不对第一数据存取路径增加等待时间。
[0030]为了进一步减少泄漏功率，如果SRAM数据阵列组织成例如子阵列，那么预充电电路还可经配置以识别且启用SRAM数据阵列中含有数据条目地址的特定数据子阵列的预充电。以此方式，SRAM数据阵列中并不含有数据条目地址的数据子阵列在存储器存取请求期间不会经启用用于预充电，以通过不在未存取数据子阵列中预充电而避免额外泄漏功率。
[0031]在此方面，图2是用于标引用于存储器存取请求48的SRAM数据阵列46中的数据条目44的示范性SRAM 42的示意图。如下文将论述，在对用于存储器存取请求48的SRAM数据阵列46中的数据条目44的存取之前对SRAM数据阵列46进行预充电。在此实例中，SRAM数据阵列46组织成图1中提供的6-T SRAM位单元10的行和列。图1的SRAM位单元10在描述图2中参考且将不再描述。SRAM数据阵列46可进一步组织成多个SRAM数据子阵列 50 (O)到 50 (N) ο
[0032]继续参考图2，作为非限制性实例，SRAM 42包括两(2)个数据存取路径:第一数据存取路径52和第二数据存取路径54。第一数据存取路径52处理存储器存取请求48以产生用于SRAM数据阵列46的索引以用于对对应于存储器存取请求48的数据条目44的存取。在此非限制性实例中，第二数据存取路径54处理存储器存取请求48以识别待存取的所述多个SRAM数据子阵列50 (O)到50 (N)中的特定一者以使得仅待存取的特定SRAM数据子阵列50(0)到50 (N)需要预充电，从而减少泄漏功率。在此实例中，在存取第一数据存取路径52中的数据条目44之前，特定SRAM数据子阵列50 (O)到50 (N)的预充电在第一数据存取路径52之外的第二数据存取路径54中发生，以使得不提供预充电的等待时间作为用于存取SRAM数据阵列46中的数据条目44的第一数据存取路径52的部分。另外，SRAM 42可对正存取的SRAM数据阵列46中的特定数据条目44进行预充电，也通过不对不在存取的数据项44或SRAM数据子阵列50(0)到50 (N)进行预充电而减少SRAM 42中的泄漏功率。现将描述图2中的SRAM 42中的第一数据存取路径52。
[0033]参考图2，存储器存取逻辑电路56提供于第一数据存取路径52中且经配置以处理所接收的存储器存取请求48。存储器存取请求48的处理可包括接收存储器存取请求48且将存储器存取请求48中的数据条目地址58转译为用于标引SRAM数据阵列46中的数据条目44的数据索引60。数据索引60是通过将存储器存取请求48中的数据条目地址58转译为对应于SRAM数据阵列46中的数据条目44位置的索引而产生。在此实例中，数据索引60提供用于标引SRAM数据阵列46的SRAM数据子阵列50(0)到50 (N)中含有在数据条目地址58处的数据的数据条目44的索引。存取数据条目44包含对SRAM数据阵列46断言阵列启用62以基于存储器存取请求48而起始SRAM数据阵列46中的存取事件。SRAM数据阵列46另外接收阵列启用62作为输入。阵列启用62指示在数据索引60上已存在对应数据索引60输出。此外，阵列启用62的断言起始第一数据存取路径52中的数据条目44的存取。基于经断言阵列启用62，SRAM数据阵列46输出所寻址的数据条目44作为从SRAM数据阵列46的数据输出64。通过基于存储器存取请求48识别第二数据存取路径54中的SRAM数据子阵列50 (O)到50 (N)而提供预充电。另外，在第一数据存取路径52中未提供预充电，如下文将论述。
[0034]继续参考图2，且如上文所介绍，在存取第一数据存取路径52中的数据条目44之前，SRAM 42中的第二数据存取路径54包含组件以识别在第一数据存取路径52之外所述多个SRAM数据子阵列50(0)到50 (N)中将预充电的特定一或多者。在第一数据存取路径52之外的第二数据存取路径54中提供预充电，且因此，未提供由于预充电所致的等待时间作为用于存取SRAM数据阵列46中的数据条目44的第一数据存取路径52的部分。现将描述第二数据存取路径54。
[0035]继续参考图2，第二数据存取路径54包括预充电电路66。预充电电路66经配置以在第二数据存取路径54中的所述多个SRAM数据子阵列50 (O)到50 (N)中的一或多者上启用SRAM数据阵列46的预充电。预充电电路66还经配置以在第二数据存取路径54中接收存储器存取请求48。预充电电路66进一步经配置以产生用于标引对应于存储器存取请求48的正存取的SRAM数据子阵列50(0)到50 (N)的预充电索引68。预充电电路66通过将所接收的存储器存取请求48转译为对应于SRAM数据子阵列50 (O)到50 (N)的预充电索引68而产生预充电索引68。预充电索引68指示SRAM数据子阵列50(0)到50 (N)中的哪一者需要预充电。预充电电路66进一步经配置以产生预充电启用70，其在此实例中通过SRAM数据阵列46启用SRAM数据子阵列50(0)到50 (N)的预充电。
[0036]继续参考图2，预充电启用70向SRAM数据阵列46指示预充电索引68已提供到SRAM数据阵列46。在存取第一数据存取路径52中的数据条目44之前，所产生预充电索引68和预充电启用70在第二数据存取路径54中由SRAM数据阵列46接收。在接收到预充电启用70后SRAM数据阵列46可继续进行由预充电索引68指示的SRAM数据子阵列50(0)到50 (N)的预充电而不需要等待在第一数据存取路径52中完成存储器存取请求48的处理。作为非限制性实例，启用SRAM数据子阵列50(0)到50 (N)的预充电涉及仅对含有正存取的数据条目44的SRAM数据子阵列50(0)到50 (N)的图1中所示的位线26和位线补线28进行预充电。这是可能的，因为存储器存取请求48是在第二数据存取路径54中提供且预充电电路66可用以识别特定SRAM数据子阵列50(0)到50 (N)以启用预充电。不在存取的SRAM数据子阵列50 (O)到50 (N)的位线26和位线补线28可置于或可保持于浮动状态。浮动状态是其中不在存取的SRAM数据子阵列50(0)到50 (N)的位线26和位线补线28不进行预充电或者维持在逻辑高或逻辑低状态中的状态。
[0037]继续参考图2，泄漏功率可在不在存取的SRAM数据子阵列50 (O)到50 (N)的位线26和位线补线28在逻辑高或逻辑低状态中预充电的存储器空闲周期期间发生。所述预充电电路66经配置以作为存储器存取请求48的部分启用SRAM数据阵列42的预充电以避免在空闲周期期间对SRAM数据阵列46中的位线26、28进行预充电从而减少泄漏功率。但通过还在第一数据存取路径52外部的第二数据存取路径54中提供预充电电路66，所述预充电电路66可在数据存取之前启用SRAM数据阵列42的预充电以使得预充电电路66不对第一数据存取路径52增加等待时间。
[0038]为了进一步阐释存储器存取请求48以及在数据条目44的存取之前对SRAM数据阵列46中的位线26、28进行预充电，提供图3。图3是说明用于图2的SRAM 42中的存