明这个可互换性，上文已大体上关于其功能性而描述了各种说明性组件、块、模块、电路和步骤。如何实施此功能性取决于特定应用、设计选项和/或强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但此类实施决策不应被解释为引起偏离本发明的范围。
[0071]结合本文所揭示的实施例描述的各种说明性逻辑块、模块和电路可以处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文所描述的功能的其任何组合实施或执行。处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此类配置。
[0072]本文所揭示的实施例可体现在硬件和存储在硬件中的指令中，且可驻存在例如随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸式磁盘、CD-ROM或此项技术中已知的任何其它形式的计算机可读媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代方案中，存储媒体可以与处理器成一体式。处理器及存储媒体可以驻留于ASIC中。ASIC可驻留于远程站中。在替代方案中，处理器及存储媒体可作为离散组件驻留在远程站、基站或服务器中。
[0073]还应注意，描述本文中的示范性实施例中的任一者中描述的操作步骤是为了提供实例及论述。可以用除了所说明的序列之外的大量不同序列执行所描述的操作。另外，在单个操作步骤中描述的操作实际上可以在数个不同步骤中执行。另外，示范性实施例中论述的一个或多个操作步骤可以组合。应理解，如所属领域的技术人员将容易显而易见，流程图中所说明的操作步骤可以经受众多不同修改。所属领域的技术人员还将了解，可使用多种不同技术和技法中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示贯穿以上描述可能参考的数据、指令、命令、信息、信号、位、符号和码片。
[0074]提供本发明的先前描述以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易了解对本发明的各种修改，且本文中界定的一般原理可应用于其它变化而不偏离本发明的精神或范围。因此，不希望本发明限于本文中描述的实例和设计，而是赋予其与本文中揭示的原理和新颖特征相一致的最广范围。
【主权项】
1.一种静态随机存取存储器SRAM，其包括: 存储器存取逻辑电路，其提供于第一数据存取路径中，所述存储器存取逻辑电路经配置以: 在所述第一数据存取路径中接收存储器存取请求的数据条目地址以用于寻址SRAM数据阵列中的数据条目；以及 基于所述第一数据存取路径中的所述所接收数据条目地址而产生数据索引以给所述SRAM数据阵列加索引以用于存取所述SRAM数据阵列中对应于所述所接收数据条目地址的所述数据条目；以及 预充电电路，其提供于与所述第一数据存取路径分开的第二数据存取路径中，所述预充电电路经配置以在存取所述SRAM数据阵列中的所述数据条目之前: 在所述第二数据存取路径中接收所述数据条目地址；以及 基于所述第二数据存取路径中的所述所接收数据条目地址而产生对所述SRAM数据阵列的至少一部分的预充电启用以对所述SRAM数据阵列的所述至少一部分进行预充电。2.根据权利要求1所述的SRAM，其中所述SRAM数据阵列包括多个SRAM数据子阵列。3.根据权利要求2所述的SRAM，其中所述预充电电路经配置以基于所述所接收数据条目地址产生用于所述多个SRAM数据子阵列中的每一者的所述预充电启用。4.根据权利要求2所述的SRAM，其中所述预充电电路经配置以基于所述所接收数据条目地址而产生指示来自所述多个SRAM数据子阵列的SRAM数据子阵列位置的预充电索引作为输出。5.根据权利要求1所述的SRAM，其经配置以基于断言字线信号而停用用于所述SRAM数据阵列的位线预充电信号。6.根据权利要求1所述的SRAM，其中所述存储器存取逻辑电路进一步包括标签阵列以基于所述所接收数据条目地址而给所述数据条目加索引。7.根据权利要求1所述的SRAM，其经配置以在所述预充电启用和用于所述存储器存取请求的时钟信号的断言之后即刻产生位线预充电信号。8.根据权利要求7所述的SRAM，其中所述预充电电路经配置以在所述第一数据存取路径中接收用于第二存储器存取请求的数据条目地址作为第二输入以用于寻址所述SRAM数据阵列中的第二数据条目，同时基于所述第二数据存取路径中的用于第一存储器存取请求的所述所接收数据条目地址而在所述第二数据存取路径中产生预充电索引作为到所述SRAM数据阵列的所述至少一部分的输出以对所述SRAM数据阵列的进行预充电。9.根据权利要求7所述的SRAM，其中所述预充电电路经配置以基于所述第二数据存取路径中的用于所述第二存储器存取请求的所述所接收数据条目地址而产生对所述SRAM数据阵列的所述至少一部分的用于第二存储器存取请求的所述预充电启用以对所述SRAM数据阵列的所述至少一部分进行预充电，同时在所述预充电启用和用于所述存储器存取请求的所述时钟信号的所述断言之后即刻产生所述位线预充电信号。10.根据权利要求1所述的SRAM，其集成到集成电路中。11.根据权利要求1所述的SRAM，其集成到选自由以下各项组成的群组的装置中:机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、个人数字助理PDA、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘DVD播放器以及便携式数字视频播放器。12.一种静态随机存取存储器SRAM，其包括: 存储器存取逻辑电路装置，其提供于第一数据存取路径装置中，所述存储器存取逻辑电路装置经配置以: 在所述第一数据存取路径装置中接收用于存储器存取请求装置的数据条目地址装置以用于寻址SRAM数据阵列装置中的数据条目装置；以及 基于所述第一数据存取路径装置中的所述所接收数据条目地址装置而产生数据索引装置以给所述SRAM数据阵列装置加索引以用于存取所述SRAM数据阵列装置中对应于所述数据条目地址装置的所述数据条目装置；以及 预充电电路装置，其提供于与所述第一数据存取路径装置分开的第二数据存取路径装置中，所述预充电电路装置经配置以在存取所述SRAM数据阵列装置中的所述数据条目装置之前: 在所述第二数据存取路径装置中接收所述数据条目地址装置；以及 基于所述第二数据存取路径装置中的所述所接收数据条目地址装置而产生对所述SRAM数据阵列装置的至少一部分的预充电启用装置以对所述SRAM数据阵列装置的所述至少一部分进行预充电。13.一种在存取静态随机存取存储器SRAM数据阵列之前对所述SRAM数据阵列进行预充电的方法，其包括: 在第一数据存取路径中接收用于存储器存取请求的数据条目地址以用于寻址SRAM数据阵列中的数据条目； 基于所述第一数据存取路径中的所述所接收数据条目地址而产生数据索引以给所述SRAM数据阵列加索引以用于存取所述SRAM数据阵列中对应于所述数据条目地址的所述数据条目； 在第二数据存取路径中接收数据条目地址以用于对所述SRAM数据阵列的至少一部分进行预充电；以及 基于所述第二数据存取路径中的所述所接收数据条目地址而产生用于所述SRAM数据阵列的所述至少一部分的预充电启用以对所述SRAM数据阵列的所述至少一部分进行预充电，其中所述预充电启用是在所述第一数据存取路径中在表示所述数据条目地址的所述数据索引处存取所述SRAM数据阵列中的所述数据条目之前产生。14.根据权利要求13所述的方法，其进一步包括基于所述第二数据存取路径中的所述所接收数据条目地址而产生用于针对所述SRAM数据阵列的所述至少一部分的所述存储器存取请求的位线预充电信号，其中所述位线预充电信号是在所述第一数据存取路径中在表示所述数据条目地址的所述数据索引处存取所述SRAM数据阵列中的所述数据条目之前产生。15.根据权利要求13所述的方法，其包括在所述第一数据存取路径中接收用于所述存储器存取请求的所述数据条目地址以用于寻址所述SRAM数据阵列中的所述数据条目，其中所述SRAM数据阵列包括多个SRAM数据子阵列。16.根据权利要求13所述的方法，其经配置以基于所述预充电启用和用于所述存储器存取请求的时钟信号的断言而产生位线预充电信号。17.根据权利要求16所述的方法，在所述第二数据存取路径中接收用于第二存储器存取请求的所述数据条目地址作为第二输入以用于寻址第二数据条目以用于对所述SRAM数据阵列的所述至少一部分进行预充电，同时基于所述第二数据存取路径中的用于第一存储器存取请求的所述所接收数据条目地址而产生用于所述SRAM数据阵列的所述至少一部分的所述预充电启用以对所述SRAM数据阵列的所述至少一部分进行预充电。18.根据权利要求17所述的方法，基于所述第二数据存取路径中的所述所接收数据条目地址而产生用于所述SRAM数据阵列的所述至少一部分的用于所述第二存储器存取请求的所述预充电启用以对所述SRAM数据阵列的所述至少一部分进行预充电，同时基于所述预充电启用和用于所述第一存储器存取请求的所述时钟信号的所述断言而产生所述位线预充电信号。19.根据权利要求13所述的方法，其中在所述第一数据存取路径中接收所述数据索引以用于给所述SRAM数据阵列中的所述数据条目加索引进一步包括通过标签阵列接收所述数据索引以基于所述所接收数据索引来给所述数据条目加索引。20.根据权利要求13所述的方法，其中产生位线预充电信号是基于所述预充电启用的断言和时钟信号的断言。21.根据权利要求20所述的方法，其中产生所述位线预充电信号是基于阵列启用的断言和所述时钟信号的所述断言而停用。
【专利摘要】本文所揭示的实施例包含用于在数据存取之前对静态随机存取存储器SRAM中的位线进行预充电以减少泄漏功率的方法和设备。存储器存取逻辑电路在所述SRAM的SRAM数据阵列的第一数据存取路径中接收包括待存取数据条目地址的存储器存取请求。所述SRAM还包含预充电电路，其提供于在所述第一数据存取路径外部的第二数据存取路径中。所述预充电电路经配置以作为所述存储器存取请求的部分启用所述SRAM数据阵列的预充电以避免在空闲周期期间对所述SRAM数据阵列中的位线进行预充电从而减少泄漏功率。所述预充电电路可在数据存取之前启用所述SRAM数据阵列的预充电以使得所述预充电电路不对所述第一数据存取路径增加等待时间。
【IPC分类】G11C11/413, G11C7/10, G11C7/12, G11C11/412
【公开号】CN105190759
【申请号】CN201480025216
【发明人】柴家明, 葛绍平, 史蒂芬·爱德华·莱尔斯, 库娜尔·加尔
【申请人】高通股份有限公司
【公开日】2015年12月23日
【申请日】2014年5月2日
【公告号】EP2976770A1, US9007817, US20140328113, WO2014182554A1