专利名称：单片彩色金属氧化物半导体图像传感器及相邻行读出方法
技术领域：
本发明属于金属氧化物半导体(MOS)图像传感器，尤其是具有两条或更多读出线新结构、和高灵敏度隔行彩色新结构的单芯片互补型金属氧化物半导体(CMOS)图像传感器。
集成电路技术已经使许多领域发生了革命，诸如计算机、控制系统、通讯和图像传感。在图像传感领域中，电荷耦合器件(CCD)传感器使得生产相对低成本和小型化的手持式摄像机成为可能。然而，图像传感所需要的固态CCD集成电路制造较为困难，因此成本高。此外，由于生产CCD集成电路和生产CMOS集成电路的工艺不同，图像传感器的信号处理部分，通常放在另一块集成芯片上。因此，一个CCD图像传感器件至少包含两块集成电路一块CCD传感器和一块信号处理逻辑电路。
E.R.Fossum在SPIE国际光学工程师会议文集1900卷，1993年，2-14页中发表的“有源像素传感器-CCD是恐龙吗”一文中，讨论了CCD技术的另一些缺点。正如该文中所提到的“尽管CCD由于其高灵敏度、高量子效率和像素点多成为当前实现图像传感和光谱学仪器的首选技术，众所周知，它也是一个相当难掌握的技术。要求近乎完美的电荷转移效率使得CCD成为(1)辐射敏感，(2)很难重复生产大的像素阵列，(3)与小型设备所需要的片上集成电子电路不兼容，(4)难于通过使用不同材料来扩展光谱响应范围，(5)有限的读出速度。”相对于CCD集成电路来说，另一种更低成本的技术是金属氧化物半导体(MOS)集成电路。使用MOS技术的图像传感器不仅生产成本比CCD图像传器低，而且在某些应用中性能更好。例如MOS器件的像素可以做得更小，因此分辨率可以做得比CCD图像传感器更高。此外，所需的处理电路可以集成在图像传感电路的边上，因此可以做出能够完全独立使用的单片集成图像传感器。
MOS图像传感器的例子在“采用CMOS工艺的1/4英寸250K像素带放大MOS图像传感器”(Kawashima等，IEDM93-575.1993年)和“一个低噪声线性放大MOS图像传感器件”(Ozaki等，IEEE电子器件通讯，38卷，第5号，1991年5月)中有详细的介绍。此外Denyer的编号为5,345,266，标题为“阵列图像传感器件”的美国专利，也描述了一个MOS图像传感器。此外，彩色图像传感的MOS实现方法也在下列文章中有介绍。“用于单片摄像机的另一种颜色过滤和处理方法”(Parulski,IEEE电子器件通讯，ED-32卷，第8号，1985年8月)和“减小混淆的单片彩色摄像机”(Imaide等，图像传感技术杂志12卷，第5号，1986年10月第258-260页)。
在MOS固态彩色图像传感器中，通常使用互补颜色过滤图案。像素阵列上覆盖规则图案的彩色过滤小块，称为彩色过滤图案，就可以检测颜色。过滤小块可以直接做在传感器上或做在透明衬底上再粘结在芯片上。彩色过滤图案可以包含诸如红(R)，绿(G)，蓝(B)，黄(Ye)，青(Cy)，品红(Mg)。彩色过滤图案下面的像素只有遇到彩色过滤小块所指定的颜色的光时，才输出信号。因此，红色信号可以从红色过滤小块下的像素获得，蓝色信号可以从蓝色过滤小块下的像素获得，依此类推。
然而，一些图像传感器并不从过滤后的红绿蓝像素中获得标准的红绿蓝信号，而是用其他颜色的组合来获得。例如红可以从公式R=(W+Ye)-(G+Gy)中获得。经过过滤的彩色像素是W=白，Ye=黄，G=绿，Cy=青。在这种情况下，被处理的四个像素信号来自四种传感像素的2×2行的块，而不是1×4行的块。后者会对彩色图像造成干扰。2×2块对标准像素扫描方式来说是一个问题，因为标准扫描方式每只扫一行。而2×2块的像素来自两行。因此，系统无法在扫描的同时处理数据。它必须等到下一行扫描完才能获得另一部分所需数据，因此必须以某种方法保存上一行数据直到获得本行数据。
正如这种情况下彩色信号可以是2×2像素块信号的组合一样，与图像相关的亮度信号，有时也是从两行像素信号的组合获得的。事实上，这是许多系统中色度信号的情况，即使是由R、G、B滤色块直接获得彩色的系统也是如此。因此，在这种系统中，需要有某种办法同时获得来自两行的数据，以得到所需要的组合。在大多数以前的器件中，使用外部的延迟线(如CCD延迟线)来延迟一行。延迟线把前面一行的数据保存到扫描下一行，以提供所需的信息。
在图像传感器从CCD转向MOS型的进程中，人们找到了许多可以很容易地做在单个MOS芯片上的电路实现方式。从原有CCD技术延续下来的在MOS彩色图像传感器中使用外部延迟线的方法，很明显需要使用MOS电路以外的元件(这些元件有时要放在另一个芯片上)，增加了实现的复杂度。如果完成任务所需的芯片数或复杂元件数减少，功耗和成本都会减少，这是一个普遍的规律。本发明提出一个解决方案，可以在不用外部延迟线的前提下，同时提供来自两行像素的数据，因而可以同MOS传感器阵列集成在单一芯片上。
此外，以前MOS图像传感器用来产生彩色数据的彩色过滤图案，通常并不是最佳的。任何颜色都可以看成红绿蓝三基色的组合。然而，正如目前所知道的那样，人眼并不同等地对待三基色，人眼对三基色的依赖程度大约是0.6绿+O.3红+0.1蓝。因此，相对于人眼来说，绿是最重要的颜色，红是次重要的颜色，蓝是最不重要的颜色。基于这种认识，像素阵列应该有一种沿着行的方向绿色的权重比红色和蓝色更大的彩色过滤图案(亦称彩色编码方案)。以前的彩色编码方案通过几种方法，达到这个目的。
以前的技术表明，格子图案比线条图案更好。一种最常见的方案是用一种阵列，阵列中每隔一个像素是绿色的，其他的像素一半红，一半蓝。另一种图案是由同等数量的青(Cy)，黄(Ye)，白(W)和绿(G)组成的格子。使用青，黄，绿色的一个值得注意的优点是由于绿色是由黄色和青重叠实现的，仅需要两次滤色膜掩膜制造工序，比RGB绿色膜所需要的三次要少。
本发明提出了一个新的使用绿、黄、青的彩色过滤图案，该图案对于灵敏度是最佳的。
本发明是一个具有新型两行读出结构的单芯片彩色MOS图像传感器。该结构可以在不使用外部延迟线器的前提下，允许从相邻两行像素中同时读出行信号，以便得到相邻两行信号的组合。传感器包含一个具有重叠因而也是改进的彩色过滤图案的像素阵列，一种两行读出的结构，该结构具有第一组存储电容、选择性也把像素阵列中第一行的信号放在第一组存储电容上的第一组开关、第二组电容、选择性地把像素阵列中与前面所指第一行相邻的行的信号放在第二组存储电容上的第二组开关、至少还有选择性地把前面所指信号作为一组行信号、从存储电容上读出到输出线的第三组和第四组开关。双线读出结构可以重复，以获得四行信号。读出结构的电容、MOS开关和放大器很容易作为MOS图像传感器的一部分，制造在同一个芯片上。而且，该器件由绿、黄和青组成的改进的彩色过滤图案，只需要要两次滤色膜掩膜制造工序，是为优化灵敏度而设计的。此外，由于使用了高灵敏度隔行彩色结构，器件的整体灵敏度可以加倍。
借助于以下的详细说明和附图，可以更好地理解和解释上述内容以及本发明的许多附带优点。这些附图是
图1是按照本发明画出的单片CMOS图像传感器框图。
图2是为了便于说明而按照本发明画出的简化的单列、两行像素读出结构的原理图。
图3是解释图2中单列、两行像素读出结构工作的时序图。
图4A是用在本发明中早先的彩色过滤图案。
图43是早先使用的另一种彩色过滤图案。
图4C是我们发明的彩色过滤图案。
图5A和图5B是按照本发明画出的六列、四通道读出，逐行读出结构的原理图。
图6是解释图5B中读出结构工作的时序图。
图7A和图7B是按照本发明画出的六列、四通道读出，隔行读出结构的原理图。
图8A是解释图7B读出结构在读出偶数场时的工作时序图。
图8B是解释图7B读出结构在读出奇数场时的工作时序图。
图9是解释图8A和图8B在电视信号一桢时间里奇数和偶数场全部工作的时序图。
图10是按照本发明画出的六列、两通道读出，逐行读出结构的原理图。
图11A是解释图10读出结构在读出偶数场时的工作时序图。
图11B是解释图10读出结构在读出奇数场时的工作时序图。
图12是按照本发明画出的六列像素阵列原理图，结合图5B中的读出结构，说明高灵敏度隔行彩色结构。
图13A是解释图12读出结构在读出偶数场时的工作时序图。
图13B是解释图12中读出结构在构读出奇数场时的工作时序图。
图1为单片CMOS图像传感器框图，它包括一个图像传感器矩阵101。
图像传感器矩阵信号的检出由图1的外围电路完成，并按标准的NTSC彩色制式输出。这种彩色制式允许电路输出信号按常规的方法传输和显示。来自图像传感器矩阵101的信号由传感器读出结201来处理，该读出结构按照本发明构成。后面将会说明，这种新的读出结构可同时读出两个不同行的像素信号，却并不需要使用外部延迟线器件。其输出信号线SIG1,SIG2,SIG3，和SIG4通过信号放大器305放大。该放大器的构成参考Shyu等在1995年10月3日申请名称为《改进MOS图像阵列电荷放大器及同类方法》、授权号为08/538,441的专利和在1996年3月18日申请同名、授权号为08/617,313的专利。
来自信号放大器305，放大后的信号线SIG1’,SIG2’,SIG3’，和SIG4’随后进入处理器307,307具有自动增益控制和黑电平校正功能。黑电平校正功能是为去除无光照时的残存信号而设计。目前认为，这项技术可以实现真正零电平，使后面信号处理得更好。自动增益控制放大器(AGC)按照控制电平放大信号，以便做后续处理。
来自处理器307的信号线SIG”到SIG4”处理后进入彩色矩阵309。彩色矩阵309按照矩阵公式，以不同的比例来组合信号，同时进行伽玛校正，以得出输出彩色信号，例如绿(G’)，红(R’)，蓝(B’)，或亮度信号(Y’)。撇表示信号经过了伽玛校正。后面将会详细说明，彩色输出红(R’)和蓝(B’)信号可以从两个信号线差的函数得出。亮度信号(Y’)可以从其它多路信号按不同比例组合的线性矩阵函数得出。处理亮度信号的处理器311从彩色矩阵309取信号Y’并输出信号YH，还给出反馈信号到AEC检测器317。YH信号是含有高频成分的亮度信号。
从彩色矩阵309来的彩色信号G’,R’，和B’进入色度信号处理器313，以产生信号-(R-Y)和-(B-Y)信号。通过用副载波正交调制这两个颜色差信号产生色度信号。在另一些系统中，有时采用I(相位)和Q(正交)颜色差信号而不是(R-Y)和(B-Y)，尽管后者是消费类摄像机中常用的。色度信号的相位和幅度表示色度和饱和度。
NTSC编码器315接收由视频时序发生器319来的控制时序信号“同步”和“消隐”，同时也接收控制信号FSC、“色度”和“色饱和度”。来自亮度信号处理器311的YH信号和来自色度信号处理器313中的颜色差信号-(R-Y),-(B-Y)，一起进入NTSC编码器315，并产生CVBS输出信号(具有消隐和同步的全电视信号)和Y+C组合信号。基带亮度信号(Y)对应于图像亮度而正交调制色度信号(C)对应于图像的彩色。
执行亮度信号处理的处理器311，输出一个反馈信号到AFC检测器317。而317又输出一个控制信号到执行AEC和AGC控制的控制器321。众所周知，AEC指的是自动曝光控制。视频时序发生器319输出时序信号“采样”和“预充”到阵列行控制器151相应的采样和预充部分，以控制图像传感器矩阵101的扫描。阵列行控制器151内部也包括行驱动部分。视频时序发生器319同时也输出一个时序信号到控制器321、该控制器执行自动曝光控制和自动增益控制。控制器321则输出控制信号到采样定时计数器323和预充定时计数器325。而这两个定时计数器分别连接到阵列行控制器151的采样部分和预充部分。图像传感器101被阵列行控制器151，行校正单元153和列校正单元155所控制。
如上所述，我们要求传感器读结构201能从不同的两行读出两个线信号，使得来自两行的数据可以同时获得，以便在合适的时间做处理。为实现这个目的，以前的技术是采用延时线。例如一行像素被扫描进延时线，保持一段时间，直到第二行像素被扫描。这种方法的问题是延迟线经常需放在MOS图像传感器的外面，而增加了芯片的数量和安装在复杂性。因此，我们需要一种结构，能与MOS传感器阵列安装在同一芯片上，而又能在指处理时间间隔里，从两个不同的像素行获取所需信号。
现在来看图2，为了说明方便，按照本发明，画出了简化的单列、两行传感器像素读出结构。该结构说明了一种方法，用这种方法，本发明可以同时读取来自不同两行像素的信号线，因此能够在指定的处理时间间隔里，获得所需部分的信号。如下所示，用图2的色能够组成任意大的图像传感器矩阵。
传感器读取结构201读取像素传感矩阵101，包括单个像素列103(标为像素103A、103B、103C和103D)，它们分别由像素控制信号P1、P2、P3和P4控制。在彩色图像传感器中，每一个像素都覆盖着彩色滤色块。103A到103D的信号由信号放大器205依次放大。信号放大器205的构成参照Shyu等在1995年10月3日申请名称为《改进MOS图像阵列电荷放大器及同类方法》、授权号为08/538,441的专利和在1996年3月18日申请同名、授权号为08/617,313的专利。
被放大的像素信号暂存在电容C1,C2,C3和C4中，而这四个放大过的像素信号的放置由开关组SW1和SW2决定。开关SW1把信号放置在C1和C2上，而开关SW2把信号放置在C3和G4上。存储在电容C1和C4上的像素信号由两个开关组SW3和SW4传输到信号线SIG1和SIG2上。开关组SW3把电容C1的信号放到信号线SIG1上，把电容C3的信号效到信号线SIG2上。开关组SW4把电容C2的信号放到信号线SIG1上，把电容C4的信号放到信号线SIG2上。信号SIG1和SIG2由信号放大器305进一步放大为SIG1’和SIG2’信号。应该注意的是，在首选实现方式中，使用电容来储存被放大的像素信号，然而，可以理解为，任一种存储单元都可以用来存储信号。确实，多数类型的存贮单元，如DRAMSRAM几EEPROM，都包括电容或类似电容的器件。因此，这里使用的“电容”这个术语，指的是可以用来存储信号的任一种存储单元。
在不同实现方式中，像素103A、103B、103C和103D既可以是无源像素也可以是有源像素。如果是无源像素，放大器205一般是一个电荷放大器，并且放大器305可能也是电荷放大器。如果像素103A、103B、103C和103D是有源像素，放大器205就会做成电压缓冲器或电压放大器，或者去掉整个电路。除此之外，如图2所示，通过采样缓冲器207把电容C1、C2、C3、C4与放大器305耦合起来。采样缓冲器207的输出是电压而不是电荷，因此，允许放大器305为电压放大器而不是电荷放大器。在不包含采样缓冲器207的实现方式中，放大器305一般是是荷放大器。
图2电路的目标是将相邻的两行像素信号同时置入信号线SIG1和SIG2。例如，像素103A将首先与103B一起读出，然后，103B将和103C一起读出，最终，103C和103D一起读出。这种同时读取是通过把每个像素信号存到两个电容上完成的。每个信号需要两个电容，因为每个像素(每一列的第一和最后一个除外)要读两次。例如，像素103B与像素103A同时读出，然后又和像素103C同时读出。
图2电路的操作由图3的时序图所示。如图3所示，在时间段1的开始处，像素控制信号P1与开关组SW1同时变高，这样使得来自像素103A的信号，被信号放大器205放大，存贮进电容C1和C2中。因此来自像素103A的信号被储存在两个电容中，储存在电容C1中的像素信号叫做103A’，储存在电容C2中的像素信号叫做103A”。图3是时序图显示了这些同时传送的信号。实际的传输过程，由于电容的充、放电，有瞬态过程，图中没有画出。在像素信号103A’和像素信号103A”存储之后，输出开关SW3设置为高电平，此时像素信号103A’从C1传送到信号线SIG1。即使信号线SIG1和SIG2的时序图显示了在输出开关SW2和SW4闭合后传送到信号线的像素信号名字，但可认为该命名的信号并不需要在时序图表示出的全部时间段内都保持在信号线上。如此表示只是为了说明方便。每个电容上的电荷看起来好像已传送到每个信号线上。虽然在时间段1，信号线SIG2没有放上信号，信号线SIG1和SIG2仍同时得到。
时间段2开始时，像素控制信号P2与开关组SW2同时变高。这使得来自像素103B的信号存到电容C3和C4上，这两个存储的信号分别叫做像素信号103B’和像素信号103B”。然后输出开关组SW4置高电平，使存储的像素信号103B”从电容C4传到信号线SIG2上，同时在时间段1存储的像素信号103A”从电容C2传到信号线SIG1上。因此，在时间段2里SW4变高的时间点上，信号线SIG1和SIG2包含着分别来自相邻行的像素103A和103B的信号，这正是系统的目标。
时间段3开始时，像素控制信号P3与开关组SW1同时变高。这使得来自像素103C的信号存到电容C1和C2上，这两个存储的信号分别叫做像素信号103C’和像素信号103”。然后输出开关组SW3置高电平，使存储的像素信号103C”从电容C1传到信号线SIG1上，同时在时间段2存储的像素信号103B’从电容C3传到信号线SIG1上。因此，在时间段3里SW4变高的时间点上，信号线SIG1和SIG2包含着分别来自相邻行的像素103C和103B的信号，这正是系统的目标。
在时间段4里，时间段2的过程重复出线。使得信号线SIG1和SIG2包含分别来自相邻行像素103C和103D的信号，这正是系统的目标。图3的过程一直重复，直到像素矩阵所有行都处理完为止。
现在看图4A，一个早先的彩色过滤图案。这种彩色编码方案是最常见的。一半的图案是绿的(G)，另一半间隔着红(R)和蓝(B)。图4A的彩色过滤图案在本发明的首选实现方式中使用。图4B显示了另一种早先的彩色编码方案，使用相等数量的青(Cy)，黄(Ye)，白(W)，和绿(G)，优点是绿色是由黄和青重叠形成，仅需两步滤光膜制造掩膜工序，而不像RGB过滤需要三步。在图4中，红(R)可由公式R=(W+Ye)-(G+Cy)得来(B)由公式B=(W+Cy)-(Ye+G)得来。
与之对照的是，图4C出示了一种当前发明的彩色编码方案，它使用与图4A当前彩色编码方案相同的绿色部分，但用黄(Y)和青(Cy)而不用红(R)和蓝(B)去填充剩余空间。同图4B的当前彩色编码方案类似，在滤光膜制造掩膜工序方面，绿由黄和青叠加而成，因此，只需两步掩膜工序。
另外，如果彩色滤光膜有理想的光谱特性，则黄可由红和蓝组成，同样青可由绿和蓝组成。图4C中彩色编码方案的优选实现方式中使用的特定方程是Ye=Godd+αR(Ye是黄像素，Good是位于奇数行内紧靠黄像素的绿像素，R是红，α是常数)和Cy=Geven+βB(Cy是青像素，Geven是位于偶数行紧靠青像素的绿像素，B是蓝，β是常数)和G=Godd/2+Geven/2，解第一个方程得出R=(Ye-Godd)/α，而解的第二个方程得出B=(Cy-Geven)/β。并且，考虑到空间频率分量，使用的公式为对Y-通道-Fx=1/δx,Fy=1/δy和对G通道-Fx=1/2δx,Fy=1/2δy；δx是像素的宽度，δy是像素的长度。
参考图5A和图5B，按照本发明组成了包括六列四行103像素的一个六列二线逐行(累进扫描)读出结构201。任何图4A或图4C或其他种的彩色编码方案都可使用。如图所示图5A四像素方块中的每一像素，被标记成具有四彩色CLR1,CLR2,CLR3或CLR4之一。在图4A的彩色编码方案中，彩色CLR1t CLR4相同(绿)，图4C的彩色编码方案中，彩色CLR2和CLR3相同(绿)。
在图5B显示的实现形式中，双线的读取结构重复使用，产生4根读通道信号线。像素的第一列是像素103A到103D，第二列是像素103E到103H，依此类推，第六列是像素103U到103X。每一行像素有像素控制信号P1、P2、P3和P4分别控制。第一行的所有像素，包括像素103A、103E、103I、103M、103Q物103U，都由像素控制信号P1控制。类似地，第二、三、四行的像素，相应地由像素控制信号P2、P3和P4控制。
来自列像素中每一个像素的信号，由六个放大器205轮流地放大。如前参照图2所述，信号放大器205可以是电荷放大器或电压放大器。像素可以是有源的或无源的，也可以在电容后面插入采样缓冲器。被放大的像素暂存在24个电容C1-C24中，每列四个，第一列C1-C4，第二列C5-C8，依此类推到第六列，信号储存在C21-C24中。放大的像素信号在24个电容中的放置由两组开关SW1和SWZ控制。电容C1-C24中存储的像素信号通过12组输出开关传到信号线SIG1、SIG2、SIG3和SIG4，每列两个开关，第一列有开关组SW3、SW4，第二列有开关组SW5、SW6，依此类推到第六列，有开关组SW13，SW14。信号线SIG1和SIG2从第一第三和第五列接收输出信号，信号线SIG3和SIG4从第二第四和第六列接收输出信号。信号线SIG1到SIG4的信号由放大器305放大成为放大后的信号线SIG1’到SIG4’。
图5A和图5B的电路目标是把来自相邻行像素的信号，同时放置在一对信号线SIG1和SIG2或SIG3和SIG4上，以便做进一步处理。例如，在时间段2(假时间段1用来存储第一组值)，第一列的第一和第二个像素将同时读出，然后，第二列的第一和第二像素也同时读出，依此类推到第六列的第一和第二个像素也将被同时读出。
参照图5A和图5B，更确切地说，从第一列起，在SIG1和SIG2上，像素103A将与103B同时分别在信号线SIG1和SIG2上被读出。随后，在第二列像素103E与像素103F同时分别在信号线SIG3和SIG4上被读出。然后从第三列，像素103I和103J同时分别在信号线SIG1和SIG2上被读出，依此类推到第六列，像素103U和103V同时在信号线SIG3和SIG4上被读出。
在时间段3，每列的第二和第三个像素将以类似的方式同时读出。随后，在时间段4，每列的第三和第四像素也同时读出。这些不同行的像素的同时读取，是通过使用存储电容C1到C24，在不同的时间段上把每个像素存的信号到两个电容中实现的。每个像素需要两个电容(每列的第一和最后一个像素除外)是因为每个信号要读两次。例如，像素103B先与103A同时读出，然后又与103C同时读出。
图5A和图5B电路的操作由图6的时序图说明。如图6所示，H-SYNC信号使处理电路的读取时间同步。在时间段1的开始处，像素控制信号P1与开关组SW1同时变高，第一行像素的信号，包括像素103A、103E、103I、103M、103Q和103U由信号放大器205放大后存入两组电容中。准确地说，电容C1和C2存储像素信号103A，电容C5和C6存储像素信号103E，依此类推，直到电容C21和C22存储像素信号103U。这样，每个像素信号都存储在两个电容中，存储的像素信号中，像素103A对应的信号称为存储像素信号103A’和103A”，像素10E对应的信号称为存储像素信号103E’和103E”，依此类推。
下一步，奇数号输出开关SW3、SW5、SW7、SW9、SW11和SW13顺序闭合，使电容C1、C5、C9、C13、C17和C21的信号轮流进入信号线SIG1和SIG3。因此，每一行上的像素是顺序读出的。在本实现方式中，信号线SIG1上的信号来自电容C1、C9和C17，电容的信号又来自像素信号103A、130I和103Q，它们都是彩色CLR1像素。信号线SIG3上的信号来自电容C5、C13和C21，电容的信号又来自像素信号103E、103M和103U，它们都是彩色CLR3像素。因此，信号线SIG1接收第一行彩色CLR1信号而SIG3接收第一行彩色CLR3信号。
尽管时序图上显示，在输出开关SW3和SW4闭合后传送到信号线的像素信号名字(信号103A’简写为A’)，但命名的信号并不需要在时序图所示的全部时间段内都保持在信号线上，如此表示只是为了说明方便，每个电容上的电荷看起来好像传送到每个信号线上。虽然在时间段1，信号线SIG2和SIG4没有放上信号，信号线SIG1和SIG2,SIG3和SIG4仍同时得到。
在时间段2的开始处，像素控制信号P2与开关组SW2同时变高，第一行像素的信号，包括像素103B、103F、103J、103N、103R和103V由信号放大器205放大后存入两组电容中。准确地说，电容C3和C4存储像素信号103B，电容C7和C8存储像素信号103F，电容C11和C12存储像素信号103J，依此类推，直到电容C23和C24存储像素信号103V。这样，每个像素信号都存储在两个电容中，存储的像素信号中，像素103B对应的信号称为存储像素信号103B’和103B”，像素103F对应的信号称为存储像素信号103F’和103F”，依此类推。下一步，偶数号输出开关SW4、SW6、SW8、SW10、SW12和SW14顺序闭合，使电容C4、C8、C12、C116、C20和C24的信号轮流进入信号线SIG2和SIG4。同时，时间段1内存储在电容C2、C6、C10、C14、C18和C22中中的信号，也轮流进入信号线SIG1和SIG3。
信号线SIG1上的信号来自电容C2、10和C18在时间段1存储的信号，这些信号又来自第一行的像素信号103A、103I和103Q，它们都是彩色CLR1像素。信号线SIG2上的信号来自电容C4、12和C20在时间段2存储的信号，这些信号又来自第二行的像素信号103B、103J和103R，它们都是彩色CLR2像素。在时间段2里SW4、SW8和SW12闭合的时刻，信号线SIG1和SIG2相应同时含有分别来自像素103A和103B的信号，然后是来自像素103I和103J的信号，然后是来自像素103Q和103R的信号。这种完全同时读出第一行的CLR1像素和相邻第二行CLR2像素，正是系统的目标。
类似地，信号线SIG3上的信号与在输出线SIG1和SIG2上同时出现的信号交替出现，来自电容C6、C14和C22在时间段1存储的信号，这些信号又来自第一行的像素信号103E、130E和103U，它们都是彩色CLR3像素。信号线SIG4上的信号来自电容C8、C16和C24在时间段2存储的信号，这些信号又来自第二行的像素信号103F、103N和103V，它们都是彩色CLR4像素。在时间段2里SW6、SW10和SW14闭合的时刻，信号线SIG3和SIG4相应同时含有分别来自像素103E和103F的信号，然后是来自像素103M和103N的信号，然后是来自像素103U和103V的信号。这种完全同时读出第一行的CIR3像素和相邻第二行CLR4像素，正是系统的目标。当图5A中的像素从左到右读出时，时间段2的完整输出是在信号线SIG1和SIG2上同时读出条一行彩色CLR1像素和与之相邻的第二行彩色CLR2信号。与之交替出现的还有，在信号线SIG3和SIG4上同时读出第一行彩色CLR3像素和与之相邻的第二行彩色CLR4信号。
在时间段3的开始处，像素控制信号P3与开关组SW1同时变高，第三行像素的信号，包括像素103C、103G、103K、103O、103S和103W(包括彩色CLR1像素和彩色CLR3像素)由信号放大器205放大后存入两组电容中。准确地说，电容C1和C2存储像素信号103C，电容C5和C6存储像素信号103G，依此类推，直到电容C21和C22存储像素信号103W。这样，每个像素信号都存储在两个电容中，存储的像素信号中，像素103C对应的信号称为存储像素信号103C”和103C”，像素103G对应的信号称为存储像素信号103G’和103G”，依此类推。下一步，偶数号输出开关SW3、SW5、SW7、SW9、SW11和SW13顺序闭合，使电容C1、C5、C9、C13、C17和C21的信号轮流进入信号线SIG1和SIG3。同时，时间段1内存储在电容C3、C7、C11、C15、C19和C23中的信号，也轮流进入信号线SIG2和SIG4。
信号线SIG1上的信号来自电容C1、C9和C17在时间段1存储的信号，这些信号又来自第一行的像素信号103C、103K和103S，它们都是彩色CLR1像素。信号线SIG2上的信号来自电容C3、C11和C19在时间段2存储的信号，这些信号又来自第二行的像素信号103B、103J和103R，它们都是彩色CLR2像素。在时间段3里SW3、SW7和SW11闭合的时刻，信号线SIG1和SIG2相应同时含有分别来自像素103C和103B的信号，然后是来自像素103K和103J的信号，然后是来自像素103S和103R的信号。这种完全同时读出第一行的CLR1像素和相邻第二行CLR2像素，正是系统的目标。
类似地、信号线SIG3上的信号与在输出线SIG1和SIG2上同时出现的信号交替出现，来自电容C5、C13和C21在时间段3存储的信号，这些信号又来自第一行的像素信号103G、103O和103W，它们都是彩色CLR3像素。信号线SIG4上的信号来自电容C7、C15和C23在时间段2存储的信号，这些信号又来自第二行的像素信号103F、103N和103V，它们都是彩色CLR4像素。在时间段2里SW5、SW9和SW13闭合的时刻，信号线SIG3和SIG4相庆同时含有分别来自像素103G和103F的信号，然后是来自像素103O和103N的信号，然后是来自像素103W和103V的信号。这种完全同时读出第三行的CLR3像素和相邻第二行CLR4像素，正是系统的目标。当图5A中的像素从左到右读出时，时间段3的完整输出是在信号线SIG1和SIG2上同时读出第三行彩色CLR1像素和与之相邻的第二行彩色CLR2信号。与之交替出现的还有，在信号线SIG3和SIG4上同时讯出第三行彩色CLR3像素和与之相邻的第二行彩色CLR4信号。
在时间段4(未画处)，时间段2的过程重复出现，当图5A中的像素从左到右读出时，使得在信号线SIG1和SIG2上同时读出第三行彩色CLR1像素和与之相邻的第四行彩色CLR2信号。与之交替出现的还有，在信号线SIG3和SIG4上同时读出第三行彩色CLR3像素和与之相邻的第四行彩色CLR4信号。
图7A和图7B说明本发明的另一个实现方式。图7A与图5A相似，不同的是新增加了第五行像素。下面图8A、图8B、图11A和图11B中的描述需要这一行。新的第五行像素从左到右标记为像素103Y、103Z、103a、103b、103c和130d。如上面图5A和图5B所示，图7B耦合到图7A所示的像素阵列上，使得SIG1最终带有彩色CLR1信号，使得SIG2最终带有彩色CLR2信号，使得SIG3最终带有彩色CLR3信号，使得SIG4最终带有彩色CLR4信号。
图7B电路可以看作一个隔行读取结构。隔行读取结构通常分别执行偶数场和奇数场的读取操作，这将在后面有更详细的说明。图7B和图5B是相似的，然而图7B中有两个电容与6列像素阵列中每一列相关，而不是像图5B中那样，有4个电容。正如以前参照图5B所描述的那样，信号放大器205可以是电荷放大器也可以是电压放大器，像素可以是有源的也可以是无源的，也可以在电容后面插入采样缓冲器。为了便于说明，把偶数号电容去掉后仍维持图5B中电容的编号方式。因此，第一列有电容C1和C3与之相关，第二列有电容C5和C7与之相关，依此类推直到第六列，有电容C21和C23与之相关。结果是，只需要耦合到奇数号电容的奇数号开关SW3、SW5、SW7、SW9、SW11和SW13，来切换来自电容的信号。正如图5B所描述，信号线SIG1和SIG2接收来自第一、三、五列输出，信号线SIG3和SIG4接收来自第二、四、六列的输出。
图7A和7B中读出结构的工作，可以用图8A、图8B和图9所示的时序图来说明。图8A和图8B与图6有些相似，不同的是图8A表示偶数场读操作的时序图。图8B表示奇数场读操作的时序图。图9表示图8A和图8B在电视一桢时序中的完整时序图。
正如图8A所示，H-SYNC信号使得处理电路的读出时间同步。在时间段1的开始，像素控制信号P1与开关组SW1同时变高。这使得第一行像素的信号，包括像素103A、103E、103I、103M、103Q和103U，由信号放大器205放大并相应地存储到电容C1、C5、C9、C13、C17、和C21上。然后，像素控制信号P2与开关组SW2同时变高。这使得第二行像素的信号，包括像素103B、103F、103J、103N、103R和130V，由信号放大器205放大并相应地存储到电容C3、C7、C11、C15、C19和C23上。以后，输出开关SW3、SW5、SW7、SW9、SW11和SW13顺序闭合，使得存储在电容上的相邻像素的信号同时放到一对信号线SIG1和SIG2或SIG3和SIG4上。值得注意的是，信号线SIG1接收到全部SLR1彩色像素的信号(来自像素103A、103I和103Q)，信号线SIG2接收到全部CLR2彩色像素的信号(来自像素103B、103J和103R)，信号线SIG3也接收到全部CLR3彩色像素的信号(来自像素103E、103M和103V)。按照这种方式，在时间段1期间，第一行全部像素读出到信号线SIG1和SIG3，第二行全部像素读出到信号线SIG2和SIG4。在时间段2，与图6所描述的类似，完成了同时读出第一行像素和相邻的第二行像素的系统功能。
如图8A所示，时间段2重复着时间段1所发生的过程，不同的是在时间段2期间，像素控制信号P3与开关组SW1同时变高，以后像素控制信号P4与开关组SW2同时变高。这使得第三行和第四行像素的像素信号。以和时间段1中第一行和第二行像素相同的方式，存储到电容上。开关SW3、SW5、SW7、SW9、SW11和SW13再顺序闭合，使得第三行和第四行相邻像素的信号，同时读出到一对信号线SIG1和SIG2或SIG3和SIG4上。
图8B所示的奇数场读出操作时序图与图8A所示的偶场读出时序图是相似的。不同的是像素控制信号操作的顺序不同。在时间段1期间，像素控制信号P3与开关组SW1同时变高，在此之后像素控制信号P2与开关组SW2时变高。开关SW3、SW5、SW7、SW9、SW11和SW13顺序闭合。这使得像素阵列第三行和第四行相邻像素的像素信号。同时读出到一对信号线SIG1和SIG2或SIG3和SIG4上。
该过程在图8B的时间段2重复发生。不同的是像素控制信号P5与开关组SW1同时变高，在此之后像素控制信号P4与开关组SW2同时变高。开关SW3、SW5、SW7、SW9、SW11和SW13顺序闭合。这使得像素阵列第五行和第四行相邻像素的像素信号，同时读出到一对信号线SIG1和SIG2或SIG3和SIG4上。
图9说明了由图8A和图8B配合组成得电视时序一桢的完整时序操作。在图9的例子中，假设像素阵列大约有480行像素要被读出，因此在偶数场或奇数场中各需要有240个时间段。如前所述，控制信号V-SYNC首先同步偶数场的读出操作，然后同步奇数场的读出操作。偶数场和奇数场组合成为电视时序的一桢。
如前所述，时序图8A和8B中隔行结构的读出操作与时序图6中逐行结构的不同之处在于，图8A和图8B中每个像素信号只需要存储一次，而图6中每个像素信号需要存储两次，这是因为在图6的逐行结构中，每个像素先要和它前面一行相邻的像素比较，然后在下一个时间段里再和它后面一行相邻的像素比较。因此，行1首先和行2经，然后行2再和行3比较，然后行3再和行4比较，依此类推。与此不同，在图8A和图8B的隔行读出结构中，在偶数场或奇数场读出时，每一个像素只需要同相邻的像素比较。也就是说，在偶数场中，行1与行2比较，然后行3与行4比较，然后行5与行6比较，依此类推。在奇数场中，行2与行3比较，然后行4与行5比较，依此类推。因此，无论是逐行还是隔行读出结构，每个像素都要存储两次。在逐行读出结构中是同时存储两次，在隔行读出结构中偶数场存储一次、奇数场存储一次。结果是，图7B的电路仅需要图5B中一半数目的存储电容。
本发明的另一个实现方式如图10所示。图10给出了一个与图7B有些相似的隔行电路，所需电容的数量仅有图5B的一半。图10与图7B的区别是仅用两条读出通道信号线，SIG1和SIG2，而不是像图7B中那样，用了SIG1～SIG4四条读出通道信号线。这样图10中所有开关SW3、SW5、SW7、SW9、SW11和SW13都仅与信号线SIG1和SIG2耦合。结果，所有像素103的信号或者放到SIG1上，或者放到SIG2上。
图11A和图11B描述了图10电路偶数场和奇数场的时序图。H-SYNC，像素控制信号P1～P4和开关SW1、SW2、SW3、SW5、SW7、SW9、SW11的时序与与图8A和图8B所示偶数场和奇数场完全相同。
如图11A所示，在时间段1期间，第一行全部的像素信号(来自像素103A、103E、103I、103M、103Q和103U)都读出到信号线SIG1上，整个第三行相邻像素的信号(来自像素103B、103F、103J、103N、103R和103V)同时读出到信号线SIG2上。在时间段2期间，第三行和第四行的像素信号同时读出到一对信号线SIG1和SIG2上。图11B重复这个过程，不同的是在时间段1期间读出第三行和第二行像素，在时间段2期间读出第五行和第四行像素。
这样，图5B、图7B和图10都说明了本发明的多种实现，本发明采用电容或其他在像素以外并很容易在MOS芯片上制造的存储单元，使得两行或更多行像素可以同时读出。图7A中有四个读出通道的电路经中仅有两个读出通道的电路有许多优点。如前所述，有四个同通道，像素阵列中四种颜色的每一种，都可以有单独的读出通道输出。与两个读出通道相比，这种结构可以使彩色处理电路极大地简化。在两通道读出结构中，每通道读出的两种颜色必须在彩色处理之前分离。
与图10相比，图7电路的另一个优点是速度要求减小了一半。这是因为用四条通道代替两条通道，每个像素信号可以在各自的通道上停留两倍的时间，仍能达到同样的总体读出速度。例如，像在图8A中时间段1时信号线SIG1上看到的那样，当开关SW3变高时，像素103A的信号放到信号线SIG1上，一直持续到SW7变高为止。相比之下，如图11A中时间段1所示，当开关SW2变高时，像素103A的信号放到信号线SIG1上，仅持续到SW5变高。与图11A相比，图8A中来自像素103A的像素信号可以在信号线SIG1上停留两倍长的时间。
图12说明了本发明的另一个种实现方式。图12与图5A相似，不同的是像素阵列中的每一行都重复了两次，以创造出高灵敏度彩色隔行结构，这将在下面有更详细的说明。在图5A中像素阵列的每一行在图12中都重复成了两行，第一行标记成偶数行，第二行标记成奇数行。因此，图5A中包含像素103A、103E、103I、103M、103Q和103U的第一行在图12中相应地变成包含像素103Ae、103Ee、103Ie、103Me、103Qe和103Ue(下标e表示偶数)的偶数行和包含像素103Ao、103Eo、103Io、103Mo、103Qo和103Uo(下标o表示奇数)的奇数行。相类似，下两行相应地包含像素103Be、103Fe、103Je、103Ne、103Re、103Ve和像素103Bo、103Fo、103Jo、103No、103Ro、103Vo。下两行相应地包含像素103Ce、103Ge、103Ke、103Oe、103Se、103We和像素103Co、103Go、103Ko、103Oo、103So、103Wo、相类似，控制行读出的信号也有奇偶标志，包括第一、第二行的控制信号P1e和P1o，第三第四行的控制信号P2e和P2o第五、第六行的控制信号P3e和P3o。图12中行、列的数目只是为了说明，实际实现可能有不同的行列数目。
如图12所示，图五阵列中每个像素的彩色标记在图12的像素结构中也重复为两倍。因此，第一和第二行素从左到右交替标记为彩色CIR1和CLR3，而第三和第四行像素从左到右交替标记为彩色CIR2和CLR4，第五和第六行像素从左到右交替标记为彩色CLR1和CLR3。以下的行按此方式重复。
图12中像素阵列与图5B的读出结构组合起来构成隔行读出结构，偶数场和奇数场有单独的读出操作，如下面参照图13A和13B所描述的那样。图13A和图13B给出了像素阵列和图12中读出结构(与图5B中的读出结构一起使)用在偶数场和奇数场的时序图。图13A和图13B中所有信号的时序都与前面图6所示信号时序类似。图13A和图13B中时序信号与图6中时序信号的主要区别是在图6中，来自相邻行像素的信号同时读出到一对线上，以作进一步处理，在图13A和图13B中，中间隔一行的不相邻两行像素的信号同时读出到一对线上，以作进一步处理。即在图6中，先同时读出第一行和第二行的信号，然后是第二行和第三行的信号。在图13A中，先同时读出第一行和第三行的信号，然后是第三行和第五行的信号。在图13B中，先同时读出第二行和第四行的信号，然后是第四行和第六行的信号。下面还要详细介绍。
如图13所示H-SYNC使处理电路的读出时间同步。图9给出完整的电视时序。在时间段1的开始，像素控制信号P1e与开关组SW1同时变高。这使得第一行像素的信号，包括像素103Ae、103Ee、103Ie、103Me、103Qe和103Ue，由信号放大器205放大并相应地存储到两组电容上。即每个像素的信号存储到两个电容上。像素103Ae存储到两个电容上的信号称为存储像素信号103Ae’和103Ae”，像素103Ee、存储到两个电容上的信号称为存储像素信号103Ee’和103Ee”，依此类推。
下一步，奇数号输出开关SW2、SW5、SW7、SW9、SW11和SW13顺序闭合，使得第一行的信号顺序读出。在这个实现方式中，信号线SIG1上的信号都是彩色CLR1像素的信号，信号线SIG3上的信号都是彩色CLR3像素的信号。即，信号线SIG1首先接收到第一行彩色CLR1信号，信号线SIG3首先接收到第一行彩色CLR3信号。
在时间段2的开始，像素控制信号P2e与开关组SW2同时变高。这使得第三行像素的信号，包括像素103Be、103Fe、103Je、103Ne、103Re和103Ve(包括彩色CLR2和CLR4信号)，由信号放大器205放大并相应地存储到两组电容上。即每个像素的信号存储到两个电容上。像素103Be存储到两个电容上的信号称为存储像素信号103Be’和103Be”，像素103Fe存储到两个电容上的信号称为存储像素信号103Fe’和103Fe”，依此类推。下一步，偶数号输出开关SW4、SW6、SW8、SW10、SW12和SW14顺序闭合，使得第三行的信号交替放到信号线SIG2和SIG4上，同时在时间段1存储起来的第一行的信号，交替地放到信号线SIG1和SIG3上。
放到信号线SIG1上的信号都是彩色CLR1像素的信号，放到信号线SIG2上的信号都是彩色CLR2像素的信号。即，在时间段2开始时开关组SW4、SW8和SW12闭合时，信号线SIG1和SIG2相庆同时带有来自像素103Ae和103Be、103Ie和103Je、103Qe和103Re信号。这样完全同时读出被第二行像素隔开的第一行彩色CLR1像素和第二行彩色CLR2像素，正是本系统的目标。
类似地，放到信号线SIG3上的信号都是彩色CLR3像素的信号，放到信号线SIG4上的信号都是彩色CLR4像素的信号。即，在时间段2内开磁组SW6、SW10和SW14闭合时，信号线SIG3和SIG4相应同时带有来自像素103Ee和103Fe、103Me和103Ne、103Ue和103Ve信号。这样完全同时读出被第二行像素隔开的第一行彩色CLR1像素和第二行彩色CLR2像素，正是本系统的目标。即，时间段2的完整输出是，在图12中像素连续地从左到右读出时，相应地在信号线SIG1和SIG2上同时读出第一行的CLR1像素和第三行的CLR2像素，交替地在信号线SIG3和SIG4上同时读出第一行的CLR3像素和第三行的CLR4像素。
在时间段3，重复着类似的过程。时间段3的完整输出是，在图12中像素连续地从左到右读出时，相应地在信号线SIG1和SIG2时读出第五行的CLR1像素和第三行的CLR2像素，交替地在信号线SIG3和SIG4上同时读出第五行的CLR3像素和第三行的CLR4像素。
图13B中的时序信号与图13A中的相同，只是要读出图12中包括第二行，第四行和第六行的偶数行。图13B中时间段2的完整输出是，在图12中像素连续地从左到右读出时，相应地在信号线SIG1和SIG2上同时读出第二行的CLR1像素和第四行的CLR2像素，交替地在信号线SIG3和SIG-4上同时读出第三行的CLR3像素和第四行的CLR4像素。类似地，时间段3的完整输出是，在图12中像素连续地从左到右读出时，相应地在信号线SIG1和SIG2上同时读出第六行的CLR1像素和第四行的CLR2像素，交替地在信号线SIG3和SIG4上同时读出第六行的CLR3像素和第四行的CLR4像素。
由于把阵列中具有彩色结构的行数加倍，图12，图13A和图13B所描述的高灵敏度方式，使得偶数场和奇数场分别读出偶数行和奇数行，而不是每一场都读出每一行。因为每一场仅读出其他方式所要求的行数的一半，每个像素的最大曝光时间，以前仅允许读出一场，现在可以在同样的时间里读出两场。最后的结果是器件的整体灵敏度提高了一倍。这种读取方式使得水平分辨率保持不变，因仅读出半数行而导致的垂直分辨率的下降，可以通过垂直孔径校正得到有效的补偿。虽然已经描述和介绍了本发明的首选实现方式，但是也可以理解为，在不背离本发明的目标和精神的前提下可以做一些改变。例如图5B中的读出结构，通过改变时序和开关SW3和SW4的放置，信号线SIG1～SIG4可以是来自不只一个像素的彩色的组合，像SIG1可以是Cy+G,SIG2是Ye+Mg,SIG3是Cy+mG,SIG4是Ye+G,正如许多OCD彩色图像传感器中所采用的那样。这里Cy是青，G是绿，Yc是黄，Mg是品红。
还有其他的例子。这里的描述所使用的术语是“读出像素阵列中相邻的行”。然而可以很容易地理解为“读出像素阵列中相邻的列”，像素阵列行和列的区别仅仅是语义上的。另外，尽管存储像素信号的存储单元用的是电容，可以理解为任何具有记忆能力的电路单元都可以使用，如DRAM、SRAM、EEPROM和其它类似的单元。再如，这里描述的结构可以很容易地用到比目前更多条线的场合。虽然彩色电视处理通常使用两条线结构，其他应用可能使用更多条线。再如，虽然高灵敏度隔行彩色实现方式描述成用图5B中的读出结构，奇数场读出奇数行，偶数场读出偶数行，也可以从不同间隔的行读出，或者应用同样的基本原理采用不同的读出结构。因此，本发明不能仅限于这里介绍的首选实现方式，而应该以下面要求的条款为准。
权利要求
1．一种对单片彩色MOS图像传感器读出相邻行的方法，该传感器有一个像素阵列，由许多像素按照许多行和许多列组织起来。所指方法由以下步骤组成(a)把像素阵列中第一行的每个像素的信号存储到与所指第一行的所指每个像素相关的至少一个存储单元中，该单元在所指像素的外面并与像素制作在同一个MOS芯片上。(b)把像素阵列中第二行的每个像素的信号存储到与所指第二行的所指每个像素相关的至少一个存储单元中，该单元在所指像素的外面并与像素制作在同一个MOS芯片上。(c)选择性地读出至少一个存储有像素信号的所指存储单元，从两个像素中读出信号，一个像素来自所指第一行，一个像素来自所指第二行。
2．权利1中的方法，其中提到的像素阵列中的第一行与第二行是相邻的，并且后面跟随有第三行。
3．权利2中的方法，其中第一行和第二行的像素信号在偶数场中是同时读出的，其中第二行和第三行的像素信号在奇数场中是同时读出的。
4．权利1中所方法，其中所指存储单元由电容构成。
5．由下列组成的单片彩色MOS图像传感器像素阵列是由许多像素按照许多行和许多列组成的。并且一种至少具有两条输出线的读出结构连接到所指的像素阵列上，可以同时读出所指像素阵列两行像素，所指读出结构由以下部分组成(a)第一组存储电容。所指第一组电容中有至少一个电容与所指像素阵列中每一列相连。(b)第一组开关在初始化时把所指像素阵列的第一行的信号选择性地放到所指第一组存储电容上。在所指的初始化时，所指第一行的每一个像素的信号要存储到与所指每一个像素所在列相连的所指第一组存储电容中的至少一个电容上。第一组开关在晚一些的时间里也要选择性地把来自所指像素阵列的第三行的信号，存储到所指第一组存储电容上。(c)第二组存储电容。所指第一组电容中有至少一个电容与所指像素阵列中每一列相连。(d)第二组开关把所指像素阵列的第二行的信号选择性地放到所指第二组存储电容上。所指第二行的每一个像素的信号要存储到与所指每一个像素所在列相连的所指第二组存储电容中的至少一个电容上。
6．权利5中的图像传感器，其中在所指输出线上至少两条线的信号，在特定时间同时含有同一列上相邻像素的信号。
7．权利6中的图像传感器，其中在所指输出线上所指同时的信号线，与另一组同时信号线交替出现在第二组输出线上。所指像素阵列的行分为第一组行和第二组行，所指第一组行和所指第二组行以交替的方式组成所指阵列，在所指第一组行交替出现第一种和第三种彩色滤波器、在所指第二组行交替出现第二种和第四种彩色滤波器组成彩色滤波器图案。
8．权利5中的结构，包括第三组开关，从所指的第一组和第二组存储电容中读出所指信号，作为信号线放在输出线上。
9．权利5中的图像传感器，其中提到的像素阵列的第一行和第二行是相邻的，后面跟有第三行。
10．权利9中的图像传感器，其中在偶数场中，所指第一行和第二行像素的信号同时读出，在奇数场中，所指第二行和第三行像素的信号同时读出。
11．由下列组成的单片彩色MOS图像传感器像素阵列是由许多像素按照许多行和许多列组成的。并且一种至少具有两条输出线的读出结构连接到所指的像素阵列上，可以同时读出所指像素阵列两行像素，所指读出结构由以下部分组成(a)第一组存储电容。所指第一组电容中有至少有两个电容与所指像素阵列中每一列相连。(b)第一组开关把所指像素阵列的第一行的信号选择性地放到所指第一组存储电容上。所指第一行的每一个像素的信号要存储到与所指每一个像素所在列相连的所指第一组存储电容中的至少两个电容上。(c)第二组存储电容。所指第一组电容中由至少两个电容与所指像素阵列中每一列相连。(d)第二组开关把所指像素阵列的第二行的信号选择性地放到所指第二组存储电容上。所指第二行的每一个像素的信号要存储到与所指每一个像素所在列相连的所指第二组存储电容中的至少两个电容上。(e)第三组开关用于从分别存储第一和第二个像素的信号的第一和第三个电容中同时读出信号。第一个电容属于第一组存储电容，第三个电容属于第二组存储电容。并且(f)第四组开关用于从第二和第四个电容中同时读出信号。第二个电容和第一个电容属于第一组存储电容中分别存储第一个像素信号的两个电容。
12．权利11中的图像传感器，其中在所指输出线上至少两条线的信号，在特定时间同时含有同一列上相邻像素的信号，在所指输出线上所指同时的信号线，与另一组同时信号线交替出现在第二组输出线上。
13．权利11中的图像传感器，其中所提到的第一和第二行由第三行从中分开。
14．权利13中的图像传感器，第二行把第三行和第四行分开。所指第一和第二行像素的信号在偶数场读出，所指第三和第四行像素的信号在奇数场读出。
15．一种读出具有许多像素，按照许多行和许多列组织起来的像素阵列的单片彩色MOS图像传感器相邻行的方法，所指方法由以下步骤组成(a)把像素阵列中第一行的每个像素的信号存储到与所指第一行的所指每个像素相关的至少一个存储单元中，该单元在所指像素的外面。(b)把像素阵列中第二行的每个像素的信号存储到与所指第二行的所指每个像素相关的至少一个存储单元中，该单元在所指像素的外面。(c)选择性地读出至少一个存储有像素信号的所指存储单元，从两个相邻像素中读出信号，一个像素来自所指第一行，一个像素来自所指相邻行。
16．权利1中的方法，其中所指存储单元由电容构成。
17．由下列构成的MOS图像传感器一个组织成行、列的像素阵列；和一个在像素阵列外并耦合到所指像素阵列，用来从所指像素阵列中读出行的读出结构，读出结构由下列构成(a)一个读出阵列，所指读出阵列包括许多组织成行列结构的存储单元，所指读出阵列具有与所指像素阵列基本相同数目的列，有至少两行，和(b)许多开关，这些开关把所指像素阵列的第一行耦合到所指读出阵列的第一行以便把所指像素阵列的所指第一行的像素信号存储到所指读出阵列的所指第一行的存储单元中，这些开关还把所指像素阵列的第二行耦合到所指读出阵列的第二行以便把所指像素阵列的所指第二行的像素信号存储到所指读出阵列的所指第二行的存储单元中。
18．权利17中的电路，其中所指存储单元由电容构成。
19．权利17中的电路，其中所指像素阵列的所指第一和第二行是相邻的。
20．权利17中的电路，还包括与所指读出阵列耦合的一种输出方法，所指输出方法从所指读出阵列读出信号，所指输出方法从不是同一行又相邻的像素中同时读出信号。
全文摘要
与CMOS技术兼容的具有两条或更多读出线新结构的单片CMOS图像传感器,可在不用外部延迟线的前提下,从相邻两行像素同时读出行信号以得到其组合。传感器包含重叠的滤色图案的像素阵列,两或多行读出的结构。读出结构包含存储像素信号的电容,从中读出信号的方法使不同行像素信号可组合。读出结构在像素阵列外,可同像素阵列做在同一CMOS芯片。采用偶数场读出偶数行、奇数场读出奇数行的高灵敏度隔行结构,器件整体灵敏度加倍。
文档编号H01L27/146GK1307366SQ0010182
公开日2001年8月8日 申请日期2000年1月29日 优先权日2000年1月29日
发明者D·陈, T·C·许, X·何 申请人:全视技术有限公司