专利名称：防止天线效应的非挥发性存储器及其制造方法
技术领域：
本发明是有关于一种非挥发性存储器及其制造方法，且特别有关于一种防止天线效应(Antenna Effect)的非挥发性存储器及其制造方法。
在氮化硅只读存储器(NROM)的制造过程中必需经常使用等离子体。然而，当等离子体中瞬间的电荷不平衡时，会使得电荷沿着金属移动，此现象即为泛称的天线效应。如此将使得电荷被注入氮化硅层之中造成程序化的现象(Programming Effect)，进而导致启始电压(Threshold Voltage)过高的问题。一般启始电压的分布由0.3V～0.9V，其差异甚大。
公知解决天线效应所造成的程序化问题的方法，是在基底中形成与字符线电性连接的二极管。当瞬间的电荷达到一定值则通过电崩溃的方式将电荷释放。然而，当累积在字符线的电荷所造成的电压小于二极管的崩溃电压时，电荷仍可能陷入于氮化硅层之中，而造成组件被程序化的问题。而且采用此种方式，会降低输入的电压，而影响写入的速度。
本发明的再一目的是提供一种防止天线效应的非挥发性存储器及其制造方法，可避免因瞬间的电荷不平衡而使电荷陷入捕捉层之中造成程序化的现象。
本发明的另一目的是提供一种防止天线效应的非挥发性存储器及其制造方法，以避免启始电压过高。
本发明的又一目的是提供一种防止天线效应的非挥发性存储器及其制造方法，可防止公知为了解决天线效应所造成的程序化问题，而导致的输入电压降低，进而影响写入速度的缺点。
根据上述与其它目的，本发明提出一种防止天线效应的非挥发性存储器，其结构有包括一高阻值部位与一存储单元部位的字符线(Word Line)覆盖于一基底上，其中，高阻值部位的阻值例如是因为其宽度较其它部位窄，故其阻值较字符线的其它部位阻值要高。又于字符线与基底之间有一捕捉层。其中，字符线的高阻值部位电性连接位于基底的一接地掺杂区，而字符线的存储单元部位电性连接一金属内联机。
本发明另外提出一种防止天线效应的非挥发性存储器的制造方法，是在一基底上形成一捕捉层，再于捕捉层上形成一字符线，其中字符线包括具有阻值较其它部位高的高阻值部位与一存储单元部位。然后，于基底中形成一接地掺杂区，随后电性连接接地掺杂区与字符线的高阻值部位。借着，于基底上形成一金属内联机，此一金属内联机与字符线的存储单元部位电性连接。当所有工艺结束后，施加一高电流，以烧断字符线的高阻值部位。
本发明另外提出一种防止天线效应的非挥发性存储器的制造方法，提供一基底，然后于基底上依序形成一捕捉层、一多晶硅层与一金属硅化物层。接着，图案化捕捉层、多晶硅层与金属硅化物层，以形成包括存储单元部位以及高阻值部位的字符线。然后，于基底中形成一接地掺杂区，再于基底上形成一第一接触窗，以连接接地掺杂区与字符线的该高阻值部位。随后，于基底上形成一第二接触窗，以连接字符线的存储单元部位。当所有工艺结束后，施加一高电流，以烧断字符线的高阻值部位。
本发明主要利用字符线的高阻值部位作为保护存储元件的保护线，可将工艺中所产生的电荷导入基底中，避免对非挥发性存储器所使用的捕捉层造成损伤或造成程序化的现象。在制造完成后可以利用高电流将字符线的高阻值部位烧断，使存储器组件可以正常运作。因此，瞬间不平衡的电荷可以由基底流走，以避免作为捕捉层的氧化硅/氮化硅/氧化硅(ONO)层被注入电荷而造成启始电压过高的问题。
由于高阻值部位的阻值高于字符线的其它部位，因此，当工艺结束之后(Fab-Out)，可以使用高电流将高阻值部位烧断。因此，本发明的组件在进行操作时，并不会降低输入的电压而使得写入的速度变慢。
100，300基底101，302捕捉层102，304字符线103，306多晶硅层104，310高阻值部位105，308金属硅化物层106，312存储单元部位108，314接地掺杂区110，322金属内联机112，114，318，320接触窗
116，316介电层
图1是依照本发明的第一实施例一种防止天线效应的非挥发性存储器结构的俯视示意图。
请参照图1，于一基底100上覆盖有一字符线(Word Line)102，而字符线102包括一高阻值部位104与一存储单元部位106。其中，字符线102的高阻值部位104电性连接基底100中的一接地掺杂区108，而字符线102的存储单元部位106电性连接一金属内联机110，而高阻值部位104是通过接触窗112与接地掺杂区108连接；存储单元部位106是通过接触窗114与金属内联机110连接。其中，高阻值部位104的字符线102的宽度较其它部位小，而得以具有较高的阻值。为更详细说明本发明的防止天线效应的非挥发性存储器的结构，请参照图2所示。
图2是依照图1的II-II剖面所绘示的剖面示意图。
请参照图2，于基底100上覆盖有字符线102，而字符线102包括一多晶硅层103与一金属硅化物层105，其中金属硅化物层105的材质例如是硅化钨(WSi)。而位于字符线102与基底100之间有一捕捉层(Trapping Layer)101，其中捕捉层101譬如是氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide，简称ONO)复合层时，这样的非挥发性存储器又称为氮化硅只读存储器(Nitride Read Only Memory，简称NROM)。而字符线102包括一高阻值部位104与一存储单元部位106，其中，高阻值部位104的阻值较字符线102的其它部位阻值要高，是因为高阻值部位104的宽度较其它部位窄。而高阻值部位104是通过介电层116中的接触窗112与接地掺杂区108电性连接，存储单元部位106则通过介电层116中的接触窗114电性连接金属内联机110，介电层116的材质例如是硼磷硅玻璃(BPSG)。当所有工艺结束后，施加一高电流，以烧断字符线102的高阻值部位104。第二实施例图3A至图3C所示为本发明的第二实施例一种防止天线效应的非挥发性存储器的制造流程剖面图。
请参照图3A，提供一基底300，于基底300上依序形成一捕捉层302、一多晶硅层306与一金属硅化物层308，之后图案化上述各层，以形成含有一具有阻值较其它部位高的高阻值部位310与一存储单元部位312的字符线304，其中，高阻值部位310譬如是因为其宽度较其它部位窄，因此其阻值较字符线304的其它部位阻值要高。其中，捕捉层302例如是氧化硅/氮化硅/氧化硅(ONO)复合层，而金属硅化物层308的材质例如是硅化钨(WSi)。
接着，请参照图3B，于基底300中形成一接地掺杂区314，且部分高阻值部位310位于接地掺杂区314上。
然后，请参照图3C，于基底300上形成一层介电层316，再于介电层316中形成连接接地掺杂区314与字符线304的高阻值部位310接触窗318，以及形成连接至字符线304的存储单元部位312的接触窗320。接着，于基底300上形成通过接触窗320与存储单元部位312电性相连的金属内联机322。而为了更详细说明此高阻值部位310的结构，请参照图4A与图4B。
图4A与图4B是依照图3C的高阻值部位310的放大剖面图与放大俯视图。
请参照图4A与图4B，基底300上的字符线304有一部份的阻值较其它部位高，其中高阻值部位310的字符线304的部分宽度较字符线304的其它部位的宽度窄。因此，待完成所有工艺后，可施加一高电流，以烧断字符线304的高阻值部位310。因此，具有本发明的高阻值部位310的组件在操作时，并不会降低输入之电压而使得写入的速度变慢。
因此，本发明的特征包括1.本发明利用电性连接基底及字符线的高阻值部位，在含有等离子体的后续工艺中，虽属于高压的环境，但所产生的电荷量少，因此，瞬间不平衡的电荷可以经由此一高阻值部位流向基底，故能避免对非挥发性存储器所使用的氧化硅/氮化硅/氧化硅(ONO)捕捉层造成损伤或程序化，而导致启始电压(Threshold Voltage)过高的问题。
2.本发明通过字符线的高阻值部位，以避免天线效应对非挥发性存储器(NVM)的捕捉层造成损伤或造成程序化的现象。而且，在制造完成后可以利用高电流将此高阻值部位烧断，使存储器组件可以正常运作。
3.本发明的字符线的高阻值部位于工艺结束之后(Fab-Out)，可使用高电流将高阻值部位烧断。因此，具有本发明的高阻值部位的组件在操作时，并不会降低输入的电压而使得写入的速度变慢。
权利要求
1.一种防止天线效应的非挥发性存储器，其特征是，其结构包括一字符线覆盖于一基底上，该字符线包括一金属硅化物层与一多晶硅层，其中该字符线包括一高阻值部位与一存储单元部位，且该字符线的该高阻值部位电性连接位于该基底的一接地掺杂区；一捕捉层位于该字符线与该基底之间；以及一金属内联机，其通过一第一接触窗与该字符线的该存储单元部位电性连接。
2.如权利要求1所述的防止天线效应的非挥发性存储器，其特征是，该字符线的该高阻值部位的宽度小于该字符线的该存储单元部位的宽度。
3.如权利要求1所述的防止天线效应的非挥发性存储器，其特征是，该字符线的该高阻值部位是通过一第二接触窗与该接地掺杂区连接。
4.如权利要求1所述的防止天线效应的非挥发性存储器，其特征是，该捕捉层包括氧化硅/氮化硅/氧化硅复合层。
5.如权利要求1所述的防止天线效应的非挥发性存储器，其特征是，该金属硅化物层的材质包括硅化钨。
6.一种防止天线效应的非挥发性存储器的制造方法，其特征是，该方法包括于一基底上形成一捕捉层；于该捕捉层上形成一字符线，其中该字符线包括具有阻值较其它部位高的一高阻值部位；以及一存储单元部位；于该基底中形成一接地掺杂区；电性连接该接地掺杂区与该字符线的该高阻值部位；以及于该基底上形成一金属内联机，该金属内联机与该字符线的该存储单元部位电性连接。
7.如权利要求6所述的防止天线效应的非挥发性存储器的制造方法，其特征是，该接地掺杂区是通过一接触窗与该字符线的该高阻值部位电性连接。
8.如权利要求6所述的防止天线效应的非挥发性存储器的制造方法，其特征是，该金属内联机是通过一接触窗与该字符线的该存储单元部位电性连接。
9.如权利要求6所述的防止天线效应的非挥发性存储器的制造方法，其特征是，更包括施加一高电流，以烧断该字符线的该高阻值部位。
10.如权利要求6所述的防止天线效应的非挥发性存储器的制造方法，其特征是，该捕捉层包括氧化硅/氮化硅/氧化硅复合层。
11.如权利要求6所述的防止天线效应的非挥发性存储器的制造方法，其特征是，于该基底中形成该接地掺杂区的该步骤后，更包括于该基底上形成一介电层，以覆盖该字符线。
12.如权利要求11所述的防止天线效应的非挥发性存储器的制造方法，其特征是，该介电层的材质包括硼磷硅玻璃。
13.一种防止天线效应的非挥发性存储器的制造方法，其特征是，该方法包括提供一基底；于该基底上形成一捕捉层；于该捕捉层上形成一多晶硅层；于该多晶硅层上形成一金属硅化物层；图案化该捕捉层、该多晶硅层与该金属硅化物层，以形成一字符线，其中该字符线包括一存储单元部位；以及具有阻值较其它部位高的一高阻值部位；于该基底中形成一接地掺杂区；于该基底上形成一第一接触窗，该第一接触窗连接该接地掺杂区与该字符线的该高阻值部位；以及于该基底上形成一第二接触窗，该第二接触窗连接该字符线的该存储单元部位。
14.如权利要求13所述的防止天线效应的非挥发性存储器的制造方法，其特征是，更包括于该基底上形成一金属内联机，以连接该第二接触窗。
15.如权利要求13所述的防止天线效应的非挥发性存储器的制造方法，其特征是，更包括施加一高电流，以烧断该字符线的该高阻值部位。
16.如权利要求13所述的防止天线效应的非挥发性存储器的制造方法，其特征是，该捕捉层包括氧化硅/氮化硅/氧化硅复合层。
17.如权利要求13所述的防止天线效应的非挥发性存储器的制造方法，其特征是，该金属硅化物层的材质包括硅化钨。
18.如权利要求13所述的防止天线效应的非挥发性存储器的制造方法，其特征是，于该基底中形成该接地掺杂区的该步骤后，更包括于该基底上形成一介电层，以覆盖该字符线。
19.如权利要求18所述的防止天线效应的非挥发性存储器的制造方法，其特征是，该介电层的材质包括硼磷硅玻璃。
全文摘要
一种防止天线效应的非挥发性内存及其制造方法，其结构包括一高阻值部位与一存储单元部位的字符线覆盖于一基底上，又位于字符线与基底之间有一捕捉层。其中，字符线的高阻值部位电性连接位于基底的一接地掺杂区，而字符线的存储单元部位电性连接一金属内联机。
文档编号H01L27/112GK1453876SQ0211808
公开日2003年11月5日 申请日期2002年4月22日 优先权日2002年4月22日
发明者郭东政, 刘建宏, 潘锡树, 黄守伟 申请人:旺宏电子股份有限公司