专利名称：高密度集成电路构装结构的制作方法
技术领域：
本实用新型涉及一种构装集成电路的结构，特别是一种高密度集成电路构装结构，以增加构装集成电路内的电路积集度与简化制程、降低制造成本、增加产品良率及提高集成电路构装的可靠度。
在过去，集成电路厂商所发展出来的集成电路构装技术，已企图满足微小化的要求。对于微小化的集成电路改良方法，是使其能够在硅底材上结合包含电路、芯片等数以百万计的晶体管电路组件。这些改良的方法导致在有限的空间中构装电路组件的方法更受到重视。
集成电路由一硅晶圆经过复杂的蚀刻、掺杂、沉积及切割等技术，在集成电路设备中制造出来。一硅晶圆至少包含一集成电路芯片，每一芯片代表一单独的集成电路。最后，此芯片可由包围在芯片四周的塑料灌胶混合物(Molding Compound)构装起来，且有多样化的针脚露出和互相连接的设计。例如提供一相当平坦构装的M型双列直插式构装体(MDual-In-Line-Package；M-Dip)，其有两列平行的引脚从底部穿通孔中延伸出来，接触并固定于在下面的集成电路板上。容许较高密度集成电路的印刷电路板为单列式构装体(Single-In-Line-Package；SIP)和小外型接脚构装(Small Outline J-leaded；SOJ)，其为采用模型的构装。
依照构装中组合的集成电路芯片数目，构装集成电路的种类大致可分为单芯片构装(Single Chip Package；SCP)与多芯片构装(MultichipPackage；MCP)两大类，多芯片构装也包括多芯片模块构装(MultichipModule；MCM)。若依照组件与电路板的接合方式，构装集成电路可区分为引脚插入型(Pin-Through-Hole；PTH)与表面黏着型(Surface MountTechnology；SMT)两大类。引脚插入型组件的引脚为细针状或是薄板状金属，以供插入脚座(Socket)或电路板的导孔(Via)中进行焊接固定。而表面黏着型的组件则先黏贴于电路板上后再以焊接的方式固定。目前所采用的较先进的构装技术为芯片直接黏结(Direct Chip Attach；DCA)构装，以降低构装集成电路的体积的大小，并增加构装集成电路内部的电路的积集度。芯片直接黏结的技术为直接将集成电路的芯片(Integrated Circuit Chip)固定至基板(Substrate)上，再进行电路的连结。
参照
图1所示，此为传统使用感光型防焊膜将芯片固定于基板上的示意图。首先提供一基板10及一芯片40，其中此基板10上包含已布局好的多个电路导线25、多个第一焊接垫(Solder Pad)20、防焊膜30、与预焊平台18(可依需要省略)。而此芯片上则包含多个第二焊接垫45与多个焊接凸块(Solder Bump)15。多个焊接凸块15借助多个第二焊接垫45连接于芯片40上。接下来芯片40即可借助多个焊接凸块15连接于基板10上的多个第一焊接垫20或预焊平台18上，以将芯片40固定于基板10上，其中任一焊接凸块15的位置均对应于任一第一焊接垫20。
在传统的构装集成电路结构中，使用防焊膜30的目的是避免基板10上的联机电路导线25受到外来环境的侵害，并防止后续制程中，因焊接凸块15的溢流而造成电路之间的缺陷。因此在传统包含防焊膜的构装集成电路结构中，防焊膜30必须覆盖在分布于基板上的电路25上，以保护分布在基板10上的电路25。为了提供较佳的保护功能，防焊膜30更须覆盖部分分布于基板10上的任一第一焊接垫20上，以避免焊接凸块15在后续的制程中因溢流而造成缺陷的缺陷。由于防焊膜必须覆盖在部分分布于基板10上的任一第一焊接垫20上，因此在传统使用防焊膜的构装集成电路结构中，第一焊接垫20的周边需要预留额外的边界以便有足够的误差容许宽度来承载焊接凸块，也因此在基板上的第一焊接垫20与第一焊接垫20之间所能容许导线的数目将会变少。此现象将造成使用防焊膜的构装集成电路结构的体积无法缩小，而使此技术无法适用于集成电路的体积越来越小的需求。
使用防焊膜的构装集成电路，由于防焊膜必须覆盖在部分的任一第一焊接垫上，因此也会在焊接凸块连接至第一焊接垫上时，发生焊接凸块定位不准的问题而影响构装集成电路的品质。而且，防焊膜将导致容易发生缺陷。当使用的构装形式为没有全部覆盖灌胶模灌胶模混合物(Molding Compound)或所代替的覆晶填充(Underfill)的覆晶接合(Flip Chip；FC)时，覆盖于电路上的防焊膜因结合力较弱将容易剥落而导致基板上的电路容易发生较差的构装可靠性及缺陷。
本实用新型的第二个目的为利用具焊接沾附性的金属，作为第一焊接垫的材质，并在作为电路的金属层上形成一高可靠度屏蔽层，以提高构装集成电路在基板上的电路积集度。
本实用新型的第三个目的为利用具焊接沾附性的金属，作为第一焊接垫的材质，并在作为电路的金属层上形成一高可靠度屏蔽层，以增加构装集成电路的可靠度。
本实用新型的第四个目的为利用具焊接沾附性的金属，作为第一焊接垫的材质，并在作为电路的金属层上形成一高可靠度屏蔽层，以提高构装集成电路的良率(yield)。
本实用新型的第五个目的为利用具焊接沾附性的金属，作为第一焊接垫的材质，并在作为电路的金属层上形成一高可靠度屏蔽层，以提高构装集成电路的生产效率。
本实用新型的再一个目的为利用具焊接沾附性的金属，作为第一焊接垫的材质，并在作为电路的金属层上形成一高可靠度屏蔽层，以降低集成电路构装的生产成本。
根据以上所述的目的，本实用新型提供了一项高密度集成电路构装结构，利用具焊接沾附性的金属作为第一焊接垫的材质，并在作为电路的金属层上形成一高可靠度屏蔽层，以避免未包含防焊膜的构装集成电路发生缺陷。首先提供一基板并在此基板上形成一整面金属层，其中此金属层的材质大部分采用铜(Copper)。接下来在此金属层上定义第一焊接垫的位置并在部分的金属层上形成一第一光阻层，其中第一光阻层内包含多个第一开口。接下来在任一开口的底部形成一第一焊接垫于金属层上并移除第一光阻层，其中此第一焊接垫为具焊接沾附性的金属，以电气/化学电镀的方式或是以物理/化学沉积的方式形成。接下来在部分的金属层上形成第二光阻层以移除部分的金属层，并移除第二光阻层以在基板上形成多个焊接界面及多个金属层，其中任一焊接界面包含第一焊接垫与金属层且此多个金属层用来作为基板表面的电路。接下来在基板、金属层与第一焊接垫上形成一高可靠度屏蔽层并移除部分的高可靠度屏蔽层以露出第一焊接垫。最后可依制程及产品的需求，选择是否在第一焊接垫上形成迷你凸块或是预焊平台作为在后续制程中的第一焊接凸块与第一焊接垫之间的接口，即可完成高密度构装集成电路中的基板的制作程序。借助多个第二焊接垫连接到多个第一焊接凸块的芯片，可直接借助多个第一焊接凸块回焊加热连接至多个第一焊接垫上，以使芯片直接固定于基板上。最后在基板上覆盖一层构装灌胶混合物(Molding Compound)或代替的覆晶填充(Underfill)以保护基板上所形成的电路与芯片，即可完成高密度构装集成电路的制程。
利用本实用新型的制程与结构可提高构装集成电路在基板上的电路积集度，并增加构装集成电路的可靠度。利用本实用新型的制程与结构也可提高集成电路的构装良率与生产构装集成电路的效率。利用本实用新型的制程与结构更可降低构装集成电路的生产成本。
图12为在第一焊接垫上形成迷你凸块的示意图；图13为在第一焊接垫上形成预焊平台的示意图；图14为芯片连接至基板上的示意图；及图15为在芯片与基板上形成构装灌胶混合物并在基板底部连结多个第二焊接凸块的示意图。
图中符号说明10基板15焊接凸块18预焊平台20第一焊接垫25电路导线30防焊膜40芯片45第二焊接垫100 基板110 金属层120 第一光阻层122 第一开口130 第一焊接垫140 第二光阻层160 焊接界面170 高可靠度屏蔽层200 第二开口210 第一轴向220 第二轴向230 角度240 迷你凸块250 预焊平台300 芯片
310第二焊接垫320第一焊接凸块400构装灌胶混合物500第三焊接垫510第二焊接凸块本实用新型提供了一种不需使用传统感光型防焊膜的集成电路构装结构，利用具焊接沾附性金属作为第一焊接垫的材质，并在作为电路的金属层上形成一高可靠度屏蔽层，以避免传统感光型防焊膜的构装集成电路因对位不准确而未能完全覆盖电路的金属层以致发生缺陷。参照图2所示，此为在基板上形成金属层的示意图。本实用新型首先必须提供一基板100并在基板上形成一金属层110。此金属层110可依产品的需求采用不同的材质。通常此金属层110所采用的材质为铜。参照图3所示，此为在部分金属层上形成第一光阻层的示意图。当此金属层110上定义所欲在基板100上形成的第一焊接垫的位置后，可在金属层110上形成一第一光阻层120，并在第一光阻层120内形成多个第一焊接垫开口122。
参照图4所示，此为在任一第一焊接垫开口的底部形成一第一焊接垫于金属层上的示意图。参照图5所示，此为移除第一光阻层并在部分的金属层上形成第一焊接垫的示意图。当借助第一光阻层120在金属层110上形成多个第一开口122之后，随即在任一第一开口122的底部形成一第一焊接垫130于金属层110上并移除第一光阻层120。此第一焊接垫130用以连接后续制程中的第一焊接凸块，以使芯片能固定于基板之上。此第一焊接垫130为一具有焊接沾附性(SolderWettability)的金属材质。此第一焊接垫130的厚度可随产品及制程需求的不同而改变，。通常若第一焊接垫130为用来连接后续制程中的第一焊接凸块，以使芯片能固定于基板100上，则此第一焊接垫130通常以电气/化学电镀的方法形成。若第一焊接垫130为用来连接其它导线以连接其它电路组件，则此第一焊接垫130通常以物理/化学沉积的方式形成。
参照图6所示，此为在部分的基板上形成第二光阻层的示意图。当移除第一光阻层120后，随即在部分的金属层110上形成一第二光阻层140。此第二光阻层140的目的为用来布局基板100上的电路。参照图7所示，此为移除部分的金属层的示意图。当在部分的金属层上形成第二光阻层140之后，随即以第二光阻层140及第一焊接垫130为屏蔽移除部分的金属层110并移除第二光阻层140(参照图8所示)，以在基板100上形成多个金属层110与多个焊接界面160，其中任一焊接界面160包含金属层110与第一焊接垫130。当移除第二光阻层140之后，残留在基板100上的多个金属层110即为所欲在基板100上所形成的电路。在移除部分金属层110的过程中，在焊接界面160内且在第一焊接垫130下方的金属层110因为有第一焊接垫130的保护，因此即使未在第一焊接垫130上方形成第二光阻层140，在焊接界面内的金属层110也不会被移除。
参照图9所示，此为在基板、金属层及第一焊接垫上形成一高可靠度屏蔽层(High Reliability Mask Layer)的示意图。当在基板100上形成多个金属层110与多个焊接界面160后，随即在基板100、金属层110及第一焊接垫130上形成一高可靠度屏蔽层170，其中此高可靠度屏蔽层170通常为一非感光型介电材质。此高可靠度屏蔽层170的厚度可随产品及制程需求的不同而改变。因此高可靠度屏蔽层170通常为一非感光型材质，因此在后续移除部分的高可靠度屏蔽层170时，可直接采用激光或是电浆蚀刻的方式移除而不需要使用光阻层。
当在基板100、金属层110及第一焊接垫130上形成一高可靠度屏蔽层170后，随即可移除部分的高可靠度屏蔽层以露出第一焊接垫130。以下所述仅为本实用新型的一种实施例，但并不限制本实用新型的范围。参照图10所示，此为移除部分的高可靠度屏蔽层以在高可靠度屏蔽层内部形成多个第二开口的示意图。当在基板100、金属层110及第一焊接垫130上形成一高可靠度屏蔽层170后，随即移除部分的高可靠度屏蔽层170以在高可靠度屏蔽层170内部形成多个第二开口200，其中任一第二开口200的底部均露出第一焊接垫130。任一第二开口200的侧壁均与一第一轴向210呈现一角度230，以提高后续制程中的第一焊接凸块和第一焊接垫130相互连接时的稳定度，其中此第一轴向210为平行于基板100表面的方向。任一第一焊接垫在第二轴向220上的平面的高度均较低于高可靠度屏蔽层170在第二轴向220上的平面的高度，其中此第二轴向220为垂直于基板100表面的方向。本实用新型在移除部分高可靠度屏蔽层170的制程中，采用激光(Laser)的方式或是电浆蚀刻(Plasma Etching)以移除部分的高可靠度屏蔽层170。因此在此移除的部分的高可靠度屏蔽层170的程序中，可不需要使用光阻层来保护基板表面的组件。
以下所述为本实用新型的另一种实施例，但并不限制本实用新型的范围。参照图11所示，此为移除部分的高可靠度屏蔽层以露出第一焊接垫的另一示意图。当在基板100、金属层110及第一焊接垫130上形成一高可靠度屏蔽层170后，随即移除部分的高可靠度屏蔽层170以露出第一焊接垫130。在移除部分的高可靠度屏蔽层170的过程中，所采用的方式为无方向性的蚀刻以降低高可靠度屏蔽层170的平面在第二轴向220上的高度直到露出第一焊接垫130，其中此第二轴向220为垂直于基板100表面的方向且金属层110不会在此移除部分的高可靠度屏蔽层170的过程中露出。为了要露出第一焊接垫130，因此第一焊接垫130在第二轴向220上的平面的高度高于高可靠度屏蔽层170在第二轴向220上的平面的高度。
参照图12所示，此为在第一焊接垫上形成迷你凸块(MiniBump)240的示意图。参照图13所示，此为在第一焊接垫上形成预焊平台250的示意图。为了要增加后续制程中的第一焊接凸块与第一焊接垫130的结合性、稳定度与共平面性，通常可在第一焊接垫130上形成一迷你凸块240或是预焊平台250作为第一焊接凸块与第一焊接垫130的接口，以使芯片能够更稳定地承载于基板上。在制作迷你凸块240的制程中，可将基板浸泡一锡铅溶液或经无电解电镀以在第一焊接垫层130上形成一层锡层作为迷你凸块240。而在制作预焊平台250的制程中，通常先将一锡球/锡膏回焊黏接至第一焊接垫130并将此锡球压平作为预焊平台250，以增加在后续制程中，第一凸块连接至焊接界面的接触面积与提供良好共平面性及焊接可靠度。在本实用新型中，迷你凸块以及预焊平台可应用在另一种露出第一焊接垫的形式的基板上，并不限制其使用的范围。在本实用新型中第一焊接垫更可直接与后续制程中的第一焊接凸块相互连接，以经芯片固定于基板上。
参照图14所示，此为芯片连接至基板上的示意图。当露出第一焊接垫之后，随即可将芯片300与基板100相互连结。芯片300借助多个第二焊接垫310与多个第一焊接凸块320相互连结且任一第二焊接垫310均对应于任一第一焊接凸块320。芯片上更包含一保护层，以防止芯片在回焊加热黏结的过程中受到损毁。多个第一焊接凸块320可借助回焊加热的方式连接至基板100上的多个第一焊接垫130以将芯片300固定于基板100上。任一第一焊接凸块320均可轻易对应于任一第一焊接垫130。由于本实用新型中并未使用防焊膜而且在第一焊接凸块320连接至第一焊接垫130的过程中不会产生定位的问题，因此本实用新型可增加集成电路的制程运作效率，并降低生产构装集成电路所需要的成本。将芯片固定在基板上仅为利用本实用新型的一种实施利，但并不限制本实用新型的保护范围。本实用新型还可利用在焊接界面上的第一焊接垫借助一导线而连接至其它的电路组件。当芯片300固定于基板100上后，随即可将芯片300及基板与芯片的接合处采用构装灌胶模混合物(Package Molding Compound)400构装方式或是覆晶填充物(Underfill)构装方式固定，并在基板底部连结多个第二焊接凸块510(参照图15所示)以保护芯片300与基板100上的电路在运作的过程中不会受到外界环境的影响而降低其运作的效能，并完成未包含防焊膜的构装集成电路的制程。在基板底部可借助多个第三焊接垫500与多个第二焊接凸块510相连接，以使未包含防焊膜的构装集成电路可再连接其它组件。参照图11所示，与基板100底部相连结的多个第二焊接凸块510仅为本实用新型的一实施例而不限制本实用新型的权利范围。利用本实用新型所制作的非感光型介电质焊垫开口设计的构装集成电路，仍可采用其它构装形式连接至其它组件上。
本实用新型中由于未使用防焊膜，因此第一焊接垫的周边不需要预留额外的边界，且任两第一焊接垫之间可布局较多的电路。此现象可使未包含防焊膜的构装集成电路的体积顺利地缩小且可包含较多的电路，以提高缩小体积后的构装集成电路的效能，并可以提高构装集成电路的稳定度综上所述，本实用新型提供了一项未使用防焊膜的集成电路构装结构，利用具焊接沾附性沾附性沾附性的金属作为第一焊接垫的材质，并在作为电路的金属层上形成一高可靠度屏蔽层，以避免未包含防焊膜的构装集成电路发生缺陷。首先提供一基板并在此基板上形成一金属层，其中此金属层的材质大部分采用铜。接下来在此金属层上定义第一焊接垫的位置并在部分的金属层上形成一第一光阻层，其中第一光阻层内包含多个第一开口。接下来在任一开口的底部形成一第一焊接垫于金属层上并移除第一光阻层，其中此第一焊接垫为具焊接沾附性的金属，以电气/化学电镀的方式或是以物理/化学沉积的方式形成。接下来在部分的金属层上形成第二光阻层以移除部分的金属层，并移除第二光阻层以在基板上形成多个焊接界面及多个金属层，其中任一焊接界面包含第一焊接垫与金属层且此多个金属层用来作为基板表面的电路。接下来在基板、金属层与第一焊接垫上形成一高可靠度屏蔽层并移除部分的高可靠度屏蔽层以露出第一焊接垫。最后可依制程及产品的需求，选择是否在第一焊接垫上形成迷你凸块或是预焊平台作为在后续制程中的第一焊接凸块与第一焊接垫之间的接口，即可完成高密度构装集成电路中的基板的制作程序。借助多个第二焊接垫连接到多个第一焊接凸块的芯片，可直接借助多个第一焊接凸块回焊加热连接至多个第一焊接垫上，以使芯片直接固定于基板上。最后在基板上覆盖一层构装灌胶混合物或填入覆晶填充(Underfill)以保护基板上所形成的电路与芯片，即可完成高密度构装集成电路的制程。
利用本实用新型的制程与结构可提高构装集成电路在基板上的电路积集度，并增加构装集成电路的可靠度。利用本实用新型的制程与结构也可提高构装集成电路的良率与生产构装集成电路的效率。利用本实用新型的制程与结构更可降低构装集成电路的生产成本，不仅具有实用功效外，并且为前所未见的设计，具有功效性与进步性的增进。
以上所述仅为本实用新型的较佳实施例而已，并非用以限定本实用新型的保护范围；凡其它未脱离本实用新型所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书的范围内。
权利要求1.一种高密度集成电路构装结构，其特征在于，该结构包含一基板；多个金属层，位于部分的该基板上用以作为该基板上的一电路；多个具焊接沾附性(Solder Wettability)的焊接垫，位于部分该金属层上以形成多个焊接界面；一高可靠度屏蔽层，覆盖该多个金属层并在该高可靠度屏蔽层的表面露出该焊接垫；及其中，上述的金属层与焊接界面之间不具有防焊膜(SolderMask)。
2.如权利要求1所述的高密度集成电路构装结构，其特征在于，上述的高可靠度屏蔽层内包含多个开口。
3.如权利要求2所述的高密度集成电路构装结构，其特征在于，上述的焊接垫位于该开口的一底部。
4.如权利要求2所述的高密度集成电路构装结构，其特征在于，上述的焊接垫在一第一轴向上的平面的高度低于该高可靠度屏蔽层在一第一轴向上的平面的高度。
5.如权利要求4所述的高密度集成电路构装结构，其特征在于，上述的第一轴向为垂直于该基板的一表面的方向。
6.如权利要求2所述的高密度集成电路构装结构，其特征在于，上述的开口的一侧壁与一第二轴向呈现一角度。
7.如权利要求6所述的高密度集成电路构装结构，其特征在于，上述的第二轴向为平行于该基板的一表面的方向。
8.如权利要求1所述的高密度集成电路构装结构，其特征在于，上述的焊接垫在一第三轴向上的平面的高度高于该高可靠度屏蔽层在一第三轴向上的平面的高度。
9.如权利要求8所述的高密度集成电路构装结构，其特征在于，上述的第三轴向为垂直于该基板的一表面的方向。
10.如权利要求1所述的高密度集成电路构装结构，其特征在于，上述的焊接垫上更包含一迷你凸块(Mini-Bump)。
11.如权利要求1所述的高密度集成电路构装结构，其特征在于，上述的焊接垫上更包含一预焊平台(Presoldering)。
12.如权利要求1所述的高密度集成电路构装结构，其特征在于，上述的高可靠度屏蔽层为一非感光型介电材层。
专利摘要本实用新型涉及一种构装集成电路(PackagingIntegrated Circuit)的结构，特别是一种高密度构装集成电路的结构，本实用新型为在高密度构装集成电路中采用具焊接沾附性的金属作为第一焊接垫的材质，并在作为电路的金属层上形成一高可靠度屏蔽层，以避免构装集成电路发生缺陷，并可增加构装集成电路内的电路积集度(density)与简化制程、增加产品良率及提高集成电路构装的可靠度。
文档编号H01L23/14GK2567769SQ0223656
公开日2003年8月20日 申请日期2002年6月6日 优先权日2002年6月6日
发明者宫振越, 何昆耀 申请人:威盛电子股份有限公司