专利名称：以印刷方式构装集成电路的方法
技术领域：
本发明涉及一种以印刷方式构装集成电路的方法，以避免在形成集成电路的构装结构后，芯片与基板之间的封胶内部产生气孔而降低构装集成电路的效能与品质。
在过去，集成电路厂商所发展出来的集成电路构装技术，已企图满足微小化的要求。对于微小化的集成电路改良方法，是使其能够在硅底材上结合包含电路、芯片等数以百万计的晶体管电路组件。这些改良的方法导致在有限的空间中构装电路组件的方法更受到重视。
集成电路由一硅晶圆经过复杂的蚀刻、掺杂、沉积及切割等技术，在集成电路设备中制造出来。一硅晶圆至少包含一集成电路芯片，每一芯片代表一单独的集成电路。最后，此芯片可由包围在芯片四周的塑料模具构装起来，且有多样化的针脚露出和互相连接的设计。例如提供一相当平坦构装的M型双列直插式构装体(M Dual-In-Line-Package；M-Dip)，其有两列平行的引脚从底部穿通孔中延伸出来，接触并固定于在下面的集成电路板上。容许较高密度集成电路的印刷电路板为单列式构装体(Single-In-Line-Package；SIP)和小外型接脚构装(Small Outline J-leaded；SOJ)，其为采用模型的构装。
依照构装中组合的集成电路芯片数目，构装集成电路的种类大致可分为单芯片构装(Single Chip Package；SCP)与多芯片构装(MultichipPackage；MCP)两大类，多芯片构装也包括多芯片模块构装(MultichipModule；MCM)。若依照组件与电路板的接合方式，构装集成电路可区分为引脚插入型(Pin-Through-Hole；PTH)与表面黏着型(Surface MountTechnology；SMT)两大类。引脚插入型组件的引脚为细针状或是薄板状金属，以供插入脚座(Socket)或电路板的导孔(Via)中进行焊接固定。而表面黏着型的组件则先黏贴于电路板上后再以焊接的方式固定。目前所采用的较先进的构装技术为芯片直接黏结(Direct Chip Attach；DCA)构装，以降低构装集成电路的体积的大小，并增加构装集成电路内部的电路的积集度。芯片直接黏结的技术为直接将集成电路的芯片(Integrated Circuit Chip)固定至基板(Substrate)上，再进行电路的连结。
目前所采用最普遍的构装方式为打线接合(wire-bonding)的方式，即为先将芯片固定在引脚架(lead-frame)上，接下来利用导线连接引脚架及芯片并利用灌胶模混合物(Molding Compound)覆盖芯片及部分的引脚架以形成一构装集成电路。构装集成电路可利用露出的引脚架固定于基板上以连接基板上的电路与构装集成电路内的电路。由于利用打线接合的构装技术无法缩小构装集成电路的体积，因此目前已发展出一覆晶接合(Flip-Chip)的构装技术以符合构装集成电路的体积越来越小的需求。覆晶接合的构装技术的特点为首先将芯片借芯片主动面上所安装的焊接凸块直接固定于基板上。接下来利用覆晶填充(Underfill)的方式将封胶填入芯片与基板之间的间隙以将芯片固定于基板上并保护芯片与基板之间的连结界面。由于不需使用引脚架，因此利用覆晶接合技术的构装集成电路的体积可充分地缩小以符合产品的需求。
参照
图1所示，此为传统进行覆晶填充(Underfill)构装制程的示意图。参照图2A至图2C所示，此为利用传统方式进行覆晶填充构装制程时，封胶的填充模式及所产生的缺陷的示意图。在传统进行覆晶填充构装制程时，首先会将芯片10由芯片10上的焊接凸块连接至基板20上。接下来利用填胶装置25将封胶30填入芯片10与基板20之间的间隙，以保护芯片10与基板20之间的接触点。在传统的填胶过程中，填胶装置25所移动的路线大部分采用「一」字型、「L」字型或是「ㄇ」字型以配合芯片10的外型而将封胶30填入芯片10与基板20之间的间隙。利用覆晶填充构装制程的方式制作出的构装集成电路即为一覆晶接合构装(Flip Chip Package；FC)集成电路。
在图2A中，填胶装置采用「一」字型的移动路线将封胶填入芯片与基板之间的间隙，因此封胶30以单一方向进入芯片与基板之间，而不会形成气孔于构装集成电路内。虽然当填胶装置以「一」字型的移动路线所形成的构装集成电路的内部不会含有气孔，但是此「一」字型的移动路线将花费较多的制程时间而影响构装集成电路的制程的运作效率。在第二B图与图2C中，填胶装置采用「L」字型或是「ㄇ」字型的移动路线将封胶填入芯片与基板之间的间隙，因此封胶30会以两种方向同时进入芯片与基板之间以提高构装集成电路的制程的运作效率。由于封胶35在此两方向上的速率并不相同，因此在构装集成电路内往往会形成气孔35而降低构装集成电路的品质。当构装集成电路内含有气孔35时表示封胶30并没有彻底地填充芯片与基板之间的间隙，而降低构装集成电路的可靠度。在构装制程中所形成的气孔将会成为运作时的构装集成电路的特异点而形成应力集中的现象，进而造成构装集成电路结构产生崩坏的缺陷。
由于利用传统的制程所形成的构装集成电路不是需要花费较多的制程时间而影响制程运作的效率，就是会在构装集成电路内部产生气孔而影响构装集成电路的品质，因此有必要提出较佳的制程方法以一方面提高构装集成电路的制程的运作效率且一方面提高构装集成电路的品质。
发明内容
鉴于上述的背景技术中，使用传统的构装集成电路制程不是会影响制程运作的效率就是会降低构装集成电路的品质。本发明提供一种构装集成电路的方法，利用本发明的网板上分布密度及样式不同的网目以控制封胶进入芯片与基板间的间隙的模式与速度并将封胶以印刷的方式填入芯片与基板之间的间隙，以避免在构装集成电路内部产生气孔的缺陷。
本发明的第二个目的为利用本发明的网板上分布密度及样式不同的网目以控制封胶进入芯片与基板间的间隙的模式与速度并将封胶以印刷的方式填入芯片与基板之间的间隙，以提高集成电路的构装制程的运作效率。
本发明的第三个目的为利用本发明的网板上分布密度及样式不同的网目以控制封胶进入芯片与基板间的间隙的模式与速度并将封胶以印刷的方式填入芯片与基板之间的间隙，以降低构装集成电路的生产成本。
本发明的第四个目的为利用本发明的网板上分布密度及样式不同的网目以控制封胶进入芯片与基板间的间隙的模式与速度并将封胶以印刷的方式填入芯片与基板之间的间隙，以提高构装集成电路的良率(yield)可靠度(Reliability)。
本发明的再一个目的为利用本发明的网板上分布密度及样式不同的网目以控制封胶进入芯片与基板间的间隙的模式与速度并将封胶以印刷的方式填入芯片与基板之间的间隙，以提高构装集成电路的使用范围。
根据以上所述的目的，本发明提供一种构装集成电路的方法，利用本发明的网板上分布密度及样式不同的网目以控制封胶进入芯片与基板间的间隙的模式与速度并将封胶以印刷的方式填入芯片与基板之间的间隙，以避免在构装集成电路内部产生气孔的缺陷。在本发明的网板上包含一第一区域、一第二区域、一第三区域、一第四区域与一第五区域。第二区域在第一区域内部，且第一区域上的网目密度较第二区域上的网目密度为低。第三区域、第四区域与第五区域均在第二区域内部且第四区域位于第三区域与第五区域之间。第五区域上并无网目的分布而第三区域与第四区域上的网目密度皆低于第二区域上的网目密度。本发明首先利用芯片上的焊接凸块与基板结合。接下来将包含芯片的基板放置于一平台上并在芯片的上方安装本发明所采用的网板。最后在部分的网板上涂上一封胶并利用一刮刀横越此网板的表面，以使封胶能经由网板上的所分布的网目而聚集于基板的四周并使封胶能渗透入芯片与基板之间的间隙。当封胶干燥成形之后，芯片即固定于基板上，且构装完成的集成电路的结构可依照产品的需求而将部分芯片包覆在封胶内并露出芯片的背面，以提高芯片的散热效率。在封胶流入芯片与基板的间隙的过程中，由于封胶流入芯片与基板的间隙的速度已经过网板上的不同网目密度分布区域的控制，因此封胶以单方向的形式流入芯片与基板的间隙而可避免气孔产生于芯片与基板的间隙。利用本发明的方法也可提高集成电路的构装制程的运作效率并降低构装集成电路的生产成本。本发明的方法更可提高构装集成电路的良率与提高构装集成电路的使用范围。
本发明提供一种构装集成电路的方法，利用本发明的网板上分布密度与样式不同的网目以控制封胶进入芯片与基板间的间隙的模式与速度并将封胶以印刷的方式填入芯片与基板之间的间隙，以避免在构装集成电路内部产生气孔的缺陷。参照图3所示，此为本发明的网板的示意图。在本发明的网板100包含数个网目且其上包含一第一区域110、一第二区域120、一第三区域130、一第四区域140与一第五区域150。第二区域120在第一区域110内部且第一区域110上的网目密度较第二区域120上的网目密度为低。第三区域130、第四区域140与第五区域150均在第二区域120内部且第四区域140位于第三区域130与第五区域150之间。第五区域150上并无开孔，而第三区域130与第四区域140上的网目密度皆低于第二区域120上的网目密度与第一区域110上的网目密度。第三区域130更可为一开放的状态，以在后续制程中使封胶可以更快的速度通过第三区域。在网板100的一第一方向310的表面上，各区域的排列顺序为第一区域110、第二区域120及第三区域130、第四区域140、第五区域150、及第一区域110，其中此第一方向310为在后续制程中刮刀所行进的方向。
参照图4所示，此为利用本发明的方法将封胶以印刷的方式填入芯片与基板之间的示意图。本发明首先利用芯片210第一表面(即主动面)212上所安装的焊接凸块220将芯片210与基板230结合。接下来将包含芯片210的基板230放置于一平台上200并在芯片210的上方安装本发明所采用的网板100。本发明的网板100上的第五区域150对应于芯片210，因此第五区域的大小随着芯片的第二表面214的表面积而增大或是缩小，其中芯片的第一表面与一第二表面相互平行。最后在部分的网板100上涂上一封胶240并利用一刮刀(Squeegee)250横越此网板100的表面，以使封胶240能经由网板100上所分布的网目而聚集于基板230上和芯片210的四周，并使封胶240能渗透入芯片210与基板230之间的间隙，其中所采用的封胶大部分为树脂(Resin)。
当刮刀以一第一方向310横越网板100的表面时，在网板100上的封胶240首先经过网板100上的第一110区域并经过此第一区域110的网目而聚集于基板230上。接下来封胶240同时经过网板100上的第二120区域与第三区域130并经过此第二区域120与第三区域130的网目而聚集于基板230上及芯片的四周。当封胶240进入网板100上的第一区域110时，由于第一区域110上的网目密度较小，因此封胶240可迅速通过第一区域110上的网目而聚集于基板230上。当封胶同时经过网板100上的第二120区域与第三区域130时，由于网板100上第二区域120上的网目密度高于第三区域130上的网目密度，因此封胶240在第三区域130上的渗透速度高于在第二区域120上的渗透速度，且封胶240可在基板230上形成第三区域130的形状。由于第三区域130也可为一开放无遮蔽状态，因此封胶240可以更快的速度通过网板100上的第三区域130。接下来封胶240同时经过网板100上的第二120区域与第四区域140并经过此第二区域120与第四区域140的网目而聚集于基板230上且于芯片的四周。当封胶240同时经过网板100上的第二120区域与第四区域140时，由于网板100上第二区域120上的网目密度高于第四区域140上的网目密度，因此封胶240在第四区域140上的渗透速度高于在第二区域120上的渗透速度，且封胶240可在基板230上形成第四区域140的形状。当封胶240经由网板100上的第二区域120、第三区域130与第四区域140聚集于基板230上及芯片210的四周时，由于封胶240在第三区域130与第四区域140的流动速度较封胶在第二区域120上的流动速度为快，因此封胶240可在第一方向310上以较快的速度扩散至芯片210与基板230的间隙并且会由一第二方向320(参照第三图所示)由芯片210与基板230的间隙中扩散而出，其中第一方向310垂直于第二方向320。虽然封胶240也会经由网板100的第二区域120由第二方向320流向芯片210与基板230的间隙，但是由于封胶240在在第二方向上由芯片210与基板230的间隙扩散而出的速率较封胶240由第二方向320流向芯片210与基板230的间隙为快，因此封胶可以图2A中所显示的流动模式进入芯片210与基板230的间隙而不会产生气孔的缺陷。当利用本发明的印刷的方式将封胶240以图2A中所显示的流动模式填入芯片210与基板230之间的间隙更可避免空隙的产生。接下来封胶240同时经过网板100上的第二120区域与第五区域150并经过此第二区域120的网目而聚集于基板230上。由于网板100的第五区域150上并无分布网目为完全封闭的状态，因此封胶240不会形成于芯片的第二表面上。最后封胶240经过网板100上的第一区域110并经过此第一区域110的网目而聚集于基板230上。
参照图5A与图5B所示，此为集成电路经过本发明的构装制程后的示意图。参照图6A与图6B所示，此为在构装集成电路上安装一散热片的示意图。当以印刷的方式所填入的封胶240干燥且成形之后，芯片210即固定于基板230上且完成本发明的构装集成电路的制程。利用本发明的方法所构装完成的集成电路的结构可依照产品的需求而形成不同的形状。利用封胶240所形成的保护体可包覆部分的芯片210与部分的基板230并露出芯片210的第二表面314，以提高芯片210的散热效率。随着产品需求的不同，本发明更可由控制网板的第一区域上的网目密度的分布以形成不同形状的构装集成电路。图5A为网板上的第一区域在第一方向的宽度较窄时所形成的构装集成电路的外型。图5B为网板上的第一区域在第一方向的宽度较宽时所形成的构装集成电路的外型。完成构装集成电路的制程后可在构装集成电路的芯片的第二表面上安装一散热片400以增加构装集成电路的散热效率，避免构装集成电路发生过热的缺陷。此散热片的长度及形状可随产品及制程的需求而不同。
利用本发明的方法以印刷的方式将封胶填入芯片与基板的间隙，可在不使用模具的状态下在芯片四周与基板上形成一保护体保护芯片与基板连结的界面。相较于传统需使用模具的灌胶模混合物构装制程而言，本发明的方式可提高构装制程的效率并降低构装制程的成本。利用本发明的网板上的不同网目密度分布将封胶填入芯片与基板的间隙，可达到传统利用填胶装置以「一」字型的行进路线所得到的封胶流动模式，更可在提高构装效能的前提下避免在构装集成电路内部形成气孔。因此利用本发明的方法也可提高构装集成电路的品质。在传统的覆晶填充(Underfill)构装制程与灌胶模混合物(Molding Compound)构装制程中，构装集成电路的外型均为一固定的形状。利用本发明的方法所形成的构装集成电路的结构，可视制程及产品的需求而形成不同形状的构装集成电路。因此利用本发明的方法更可提高构装集成电路的运用范围。
综上所述，本发明提供一种构装集成电路与其方法，利用本发明的网板上分布密度及样式设计不同的网目以控制封胶进入芯片与基板间的间隙的模式与速度并将封胶以印刷的方式填入芯片与基板之间的间隙，以避免在构装集成电路内部产生气孔的缺陷。在本发明的网板上包含一第一区域、一第二区域、一第三区域、一第四区域与一第五区域。第二区域在第一区域内部且第一区域上的网目密度较第二区域上的网目密度为低。第三区域、第四区域与第五区域均在第二区域内部且第四区域位于第三区域与第五区域之间。第五区域上并无网目的分布而第三区域与第四区域上的网目密度皆低于第二区域上的网目密度。本发明首先利用芯片上的焊接凸块与基板结合。接下来将包含芯片的基板放置于一平台上并在芯片的上方安装本发明所采用的网板。最后在部分的网板上涂上一封胶并利用一刮刀横越此网板的表面，以使封胶能经由网板上所分布的网目而聚集于基板上及芯片的四周，并使封胶能渗透入芯片与基板之间的间隙。当封胶干燥成形之后，芯片即固定于基板上且构装完成的集成电路的结构可依照产品的需求而将部分芯片包覆在封胶内并露出芯片的背面，以提高芯片的散热效率。在封胶流入芯片与基板的间隙的过程中，由于封胶流入芯片与基板的间隙的速度已经过网板上的不同网目密度分布区域的控制，因此封胶以单方向的形式流入芯片与基板的间隙而可避免气孔产生于芯片与基板的间隙。利用本发明的结构与方法也可提高集成电路的构装制程的效率并降低构装集成电路的生产成本。本发明的结构与方法更可提高构装集成电路的良率与提高构装集成电路的使用范围，不仅具有实用功效，并且为前所未见的设计，具有功效性与进步性的增进。
以上所述仅为本发明的较佳实施例，并非用以限定本发明的保护范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书的范围内。
权利要求
1.一种集成电路的构装方法，其特征在于，该方法至少包含(a)提供一包含一芯片与一基板的集成电路，其中该芯片的主动表面与该基板由数个焊接凸块(Bump)以覆晶(Flip Chip)方式结合；(b)放置该集成电路于一平台上，且在该集成电路的该芯片上方安装一网板，该网板上包含数个网目及数个网目密度不同的区域；(c)在该网板一侧的表面涂上一封胶；(d)于该网板上以第一方向移动一刮刀，将该封胶均匀涂布在该网板上的所有区域，并由该数个网目流入该网板下方，以覆盖部分的该基板表面及填充该芯片与该基板之间的区域；及(e)干燥该封胶。
2.如权利要求1所述的集成电路的构装方法，其特征在于，该刮刀移动至该芯片正上方之前可经过一无网目的完全开放的网板区域。
3.如权利要求1所述的集成电路的构装方法，其特征在于，该网板位于该芯片表面正上方的区域为一无网目的封闭区域。
4.如权利要求1所述的集成电路的构装方法，其特征在于，该封胶为一树脂。
5.如权利要求1所述的集成电路的构装方法，其特征在于，该(e)步骤之后更包含安装一散热片(Heat Sink)。
6.如权利要求1所述的集成电路的构装方法，其特征在于，其中(d)步骤中于垂直该第一方向的第二方向上，该封胶由该芯片与该基板之间的区域向外流出的速度大于由外流入该芯片与该基板之间的区域的速度。
7.如权利要求1所述的集成电路的构装方法，其特征在于，该网板可包含第一区域、第二区域、第三区域、第四区域、与第五区域，其中该第一区域分布于该第二、第三、第四与第五区域之外，该第二区域分布于该第三、第四与第五区域之外，该第四区域位于该第三与第五区域之间，该第五区域位于该芯片正上方为一无网目的封闭区域，而网目密度由大而小依序为该第二区域、该第一区域、该第四区域、及该第三区域。
8.如权利要求7所述的集成电路的构装方法，其特征在于，该第三区域可为一无网目的完全开放的区域。
全文摘要
本发明涉及一种以印刷方式构装集成电路的方法，当包含焊接凸块的芯片放置于基板上后，随即利用本发明的网板(Stencil)将封胶以印刷的方式填入芯片与基板之间的间隙以将芯片固定于基板上，由本发明的网板上的网目分布密度及样式设计的不同而控制封胶进入芯片与基板间的间隙的模式与速度，以避免在形成集成电路的构装结构后，芯片与基板之间的封胶内部产生气孔(Void)而降低构装集成电路的效能与品质。
文档编号H01L21/02GK1405870SQ02146858
公开日2003年3月26日 申请日期2002年10月15日 优先权日2002年10月15日
发明者何昆耀, 宫振越 申请人:威盛电子股份有限公司