专利名称：配线构造及制造方法、带配线构造的半导体装置及配线基板的制作方法
技术领域：
本发明涉及配线构造及其制造方法、以及具备配线构造的半导体装置及配线基板，尤其涉及作为传输信号用的传输线路的配线构造及其制造方法，以及具备配线构造的半导体装置及配线基板。
背景技术：
近年来，随着半导体装置的精密化及高速化，信号频率接近G赫兹(GHz)。一部分半导体装置已经超过1GHz。频率处于GHz领域，半导体装置的设计中，以往用于集中参数电路的信号配线的处理方法就显得行不通，而应当以分布参数处理信号配线。这里，所谓的集中参数电路，是指电感及电阻的大小集中存在于电路的有限范围进行处理的电路。此外，所谓分布参数电路，线路的单位长度的电阻及电感等遍及线路全体作同等处理的电路。在这种分布参数电路中，传输信号的路径称为传输线路。该传输线路成为传输电磁波的线路。
以往，半导体装置接点内的配线，由于配线长度不长，作为集中参数电路处理。为此，在半导体装置接点内不采用传输线路构造。此外，在实装半导体装置的配线基板，配线长度长，所以，通常采用以往的传输线路(例如，参照特许公开公报2002-158227号)。
图12～图15是表示以往的传输线路构造例的剖视图。在图12，表示包含埋入绝缘膜103内的信号线102、及分别形成在绝缘膜103的下面和上面的屏蔽线(接地线)101及104的带状线构造。此外，在图13，表示包含形成在绝缘膜113的一方的面上的屏蔽线(接地线)111、及形成在绝缘膜113的他方的面上的信号线112的微波带状线构造。此外，在图14，表示在绝缘膜123的一方及他方的面上，分别形成具有同幅及同厚的信号线121及屏蔽线(接地线)122的积层双线构造。
此外，在图15，表示具有信号线131，以及经由绝缘物133包围信号线131形成的屏蔽线(接地线)132的同轴电缆。
如上所述，在实装以往的半导体装置用的配线基板上，采用图12～图15的传输线路。
另外，如果工作在GHz的信号频率区，半导体装置接点内的配线也应作为传输线路处理。此时，例如，采用以往的半导体装置的制造工序形成具有如图12所示的带状线构造的传输线路构造，形成屏蔽线101及104，形成信号线102，共计3次，要进行包括石印工序、腐蚀工序及保护膜除去工序的图案形成工序。为此，带来不仅制造工序复杂，同时制造费用上升等问题。此外，对于图13及图14的构造，在作为半导体装置接点内的配线形成的场合，在形成信号线及屏蔽线时，也要经过2次的图案形成工序(石印工序、腐蚀工序及保护膜除去工序)，所以，此时也有制造工序复杂，同时制造费用也上升等问题。
此外，在实装前述半导体装置用的配线基板上采用的如图12～图14所示的传输线路构造中，由于屏蔽线的屏蔽效果不十分好，所以，随着频率的增大，信号的传输容易受到外部的影响。为此，有时出现难以充分地抑制别处的信号系统的信号泄漏到一方的信号系统的信号中来的所谓串音的问题。
发明内容
本发明的目的之一是提供包括可简化制造工序的传输线路构造的配线构造及其制造方法以及配线构造的半导体装置及配线基板。
本发明的另一目的是在包括前述配线构造及其制造方法并配线构造的半导体装置与配线基板上，得到具有高屏蔽效果的高可靠性的传输线路。
本发明的第1局面的配线构造，包括第1槽，形成在基板上的第1绝缘膜上，第1配线，沿所述第1槽的内面的至少一部分、形成在所述第1槽的延伸方向，以及第2配线，构成与所述第1配线一起传输信号用的传输线路，经第2绝缘膜与所述第1配线对向形成；将所述第1配线、所述第2绝缘膜及所述第2配线，埋入在所述第1槽内。
在第1局面的配线构造中，如上所述，通过将经第2绝缘膜形成的第1配线及第2配线埋入第1绝缘膜的第1槽内形成，所以，可形成埋入单一的第1绝缘膜内的传输线路构造。在这样的传输线路构造，石印工序、腐蚀工序及保护膜除去工序，在形成第1槽时只要进行1次就行了，因此，不仅可以简化制造工序，而且可减低制造成本。
在前述第1局面的配线构造，最好是，形成所述第1配线，使得沿所述第1槽的内面覆盖所述第1槽的实质内面的全域，经所述第2绝缘膜与所述第1配线对向形成的所述第2配线，形成与所述第1配线的对向面，使得由所述第1配线包围。
按照这样的构成，在将第2配线作为信号线使用时，可获得第1配线的屏蔽效果高的构造。这样，由第2配线进行的信号的传输，不易受外部影响，对于超过GHz区域的高频率信号，可抑制串音传输。这一结果，可作为高可靠性的传输线路使用。
此时，最好，第1配线，含有屏蔽线，第2配线，含有信号线。按照这样的构成，作为信号线的第2配线被作为屏蔽线的第1配线包围，可提高对作为信号线的第2配线的屏蔽效果。
此外，在第2配线被第1配线包围的前述配线构造中，第1槽，可具有上宽下窄的梯形形状。
按照这样的构成，第1槽的底部的拐角部，成为钝角状。与第1槽是矩形状的场合比较，可缓和电场集中。
此外，在第2配线被第1配线包围的前述配线构造中，第1槽的底部的拐角部，也可具有圆形形状。
按照这样的构成，可以把第1配线及第2配线做成无角部的形状。这样，可抑制电场集中，从而抑制第1配线与第2配线间的泄漏电流及绝缘破坏。最终实现更好的传输线路特性。
此外，在第2配线被第1配线包围的前述配线构造中，第1槽，可具有上宽下窄的圆弧形状。
按照这样的构成，在第1槽的内面，整个成为圆形形状，所以，可以把第1配线及第2配线做成无角部的形状。这样，可抑制电场集中，从而抑制第1配线与第2配线间的泄漏电流及绝缘破坏。最终实现更好的传输线路特性。此时，第1槽，可具有实质上半圆形状。
此外，在前述第1局面的配线构造，第1槽形成矩形状，第1配线在前述第1槽的底面上可具有实质上平坦的上面，经第2绝缘膜与前述第1配线对向形成的第2配线，其幅度可以比第1配线小。
按照这样的构成，微波带状线构造可得到被埋入第1槽的构造。
此外，在前述第1局面的配线构造，最好，还包括第2槽，形成在基板上的第1绝缘膜、并与所述第1槽隔开规定的间隔形成，以及第3配线，以充填所述第2槽形成。
按照这样的构成，可将第1配线及第2配线作为传输线路使用，将第3配线作为通常配线使用。此时，第3配线与第1配线，最好由以同一工序形成的层构成。按照这样的构成，第3配线与第1配线可同时形成，因此，不仅可以简化制造工序，而且可减低制造成本。
具备按本发明第2局面形成的配线构造的半导体装置，包括第1槽，在基板上的第1绝缘膜上形成，第1配线，沿所述第1槽的内面的至少一部分、形成在所述第1槽的延伸方向，以及第2配线，经第2绝缘膜与所述第1配线对向形成；将所述第1配线、所述第2绝缘膜及所述第2配线，埋入在所述第1槽内。
具备按本发明第2局面形成的配线构造的半导体装置，如上所述，由于经第2绝缘膜形成的第1配线及第2配线被埋入第1绝缘膜的第1槽内，可形成被埋入单一的第1绝缘膜内的传输线路构造，不会影响到半导体基板上的其他层，从而能容易地形成传输线路构造。这样，半导体装置内的配线，可容易地被作为能承担高频信号传输的传输线路来使用，可实现自由度高的配线设计。此外，由于做成前述配线构造，采用以往的半导体装置的配线的形成工序，可容易地形成被埋入单一的第1绝缘膜内的传输线路构造。对于这样的传输线路构造，石印工序、腐蚀工序及保护膜除去工序，在形成第1槽时只要进行1次就行了，因此，不仅可以简化半导体装置的制造工序，而且可减低半导体装置的制造成本。
在具备按本发明第2局面形成的配线构造的半导体装置，最好，形成所述第1配线，使得沿所述第1槽的内面覆盖所述第1槽的实质内面的全域，经所述第2绝缘膜与所述第1配线对向形成的所述第2配线，形成与所述第1配线的对向面，使得由所述第1配线包围。
按照这样的构成，将第2配线作为信号线使用时，可获得第1配线的屏蔽效果高的构造。这样，由第2配线进行的信号的传输，不易受外部影响，对于超过GHz区域的高频率信号，可抑制串音传输。这一结果，可作为高可靠性的传输线路使用。
具备按本发明第3局面形成的配线构造的配线基板，包括第1槽，在基板上的第1绝缘膜上形成，第1配线，沿所述第1槽的内面的至少一部分、形成在所述第1槽的延伸方向，以及第2配线，经第2绝缘膜与所述第1配线对向形成；将所述第1配线、所述第2绝缘膜及所述第2配线，埋入在所述第1槽内。
具备按本发明第3局面形成的配线构造的配线基板，如上所述，由于经第2绝缘膜形成的第1配线及第2配线，被埋入第1绝缘膜的第1槽内，可形成被埋入单一的第1绝缘膜内的传输线路构造。对于这样的传输线路构造，石印工序、腐蚀工序及保护膜除去工序，在形成第1槽时只要进行1次就行了，因此，不仅可以简化配线基板的制造工序，而且可减低配线基板的制造成本。
具备按本发明第3局面形成的配线构造的配线基板，最好，第1配线，可沿第1槽的内面对第1槽的实质内面的全域进行覆盖，经第2绝缘膜与第1配线对向形成的第2配线，在形成时，其与第1配线的对向面被前述第1配线包围。
按照这样的构成，将第2配线作为信号线使用时，可获得第1配线的屏蔽效果高的构造。这样，由第2配线进行的信号传输，不易受外部影响，对于超过GHz区域的高频率信号，可抑制串音传输。这一结果，可作为高可靠性的传输线路使用。
以本发明的第4局面构成的配线构造的制造方法，包括在形成在基板上的第1绝缘膜的表面、形成第1槽的工序，以及在第1槽的内部及第1绝缘膜上、形成作为第1配线用的第1导电膜的工序，以及在第1导电膜上形成第2绝缘膜的工序，以及在第2绝缘膜上、形成作为第2配线用的第2导电膜的工序，以及通过将形成在第1导电膜、第2绝缘膜及第2导电膜中的第1槽内部以外的部分除去、再分别形成第1配线、第2绝缘膜及第2配线的工序。
在以本发明的第4局面构成的配线构造的制造方法，如上所述，由于在第1槽的内部及第1绝缘膜上、形成第1导电膜、第2绝缘膜及第2导电膜后，通过将形成在这些膜中的第1槽内部以外的部分除去、再分别形成第1配线、第2绝缘膜及第2配线，由于工序简单，可形成被埋入单一的第1绝缘膜内的传输线路构造。此外，按照这样的配线构造的制造方法，石印工序、腐蚀工序及保护膜除去工序，在形成第1槽时只要进行1次就行了，这样，不仅可以简化制造工序，而且可减低制造成本。
以本发明的第4局面构成的配线构造的制造方法，最好，形成第1配线、第2绝缘膜及第2配线的工序，包含决定第1槽的幅度及深度、以及第1导电膜、第2绝缘膜及第2导电膜的膜厚及材质的工序；这些决定应满足第2导电膜，在第1槽的表面的中心部具有规定的膜厚及线幅、并有所残留，同时在第1槽的内部、第1导电膜经第2绝缘膜以规定的电气特性将第2导电膜包围。
按照这样的构成，可容易地形成具有期望电气特性(特性阻抗等)的传输线路的配线构造。
在以本发明的第4局面构成的配线构造的制造方法，最好，第1导电膜及第2导电膜的至少一方的形成，是通过电解电镀法及无电解电镀法中的任一方法进行的。按照这样的构成，第1导电膜及第2导电膜的至少一方在形成时，都能够以期望的形状及膜厚形成。
在以本发明的第4局面构成的配线构造的制造方法，最好，第1配线、第2绝缘膜及第2配线的工序，包含采用化学研磨(ChemicalMechanical Polishing)、通过将形成在第1导电膜、第2绝缘膜及第2导电膜中的前述第1槽内部以外的部分除去、再形成第1配线、第2绝缘膜及第2配线的工序。
按照这样的构成，在将形成在第1导电膜、第2绝缘膜及第2导电膜中的前述第1槽内部以外的部分除去时，可以使配线构造的上面具有良好的平坦性。最终可容易地形成具有良好平坦性的配线构造。此外，经过1次的石印工序、腐蚀工序及保护膜除去工序，及1次的CMP工序，就可形成配线构造，比之需要经过2次以上石印工序、腐蚀工序及保护膜除去工序的传统工序，不仅可以简化制造工序，而且可减低制造成本。
在前述第1配线包围第2配线形成的配线构造的制造方法中，最好，第1配线含有屏蔽线，第2配线含有信号线。
按照这样的构成，利用作为屏蔽线的、包围作为信号线的第2配线的第1配线，可以高效地对作为信号线的第2配线进行屏蔽，这样，由第2配线进行的信号传输，不易受外部影响，对于超过GHz区域的高频率信号，也可抑制串音传输。这一结果，可作为高可靠性的传输线路使用。
在前述第1配线包围第2配线形成的配线构造的制造方法中，第1槽具有上宽下窄的梯形形状。
按照这样的构成，第1槽的底部的拐角部，成为钝角形状，比之第1槽为矩形形状时，可缓和电场集中。此外，在第1配线包围第2配线形成的配线构造的制造方法中，在第1槽的底部的拐角部，可具有圆形形状。按照这样的构成，可抑制在第1槽的底部的拐角部的电场集中。这样，可抑制第1配线与第2配线间的泄漏电流及绝缘破坏。实现更好的传输线路特性。
在前述第1配线包围第2配线形成的配线构造的制造方法中，第1槽具有上宽下窄的圆弧形状。
按照这样的构成，由于第1槽的内面没有角部，可抑制电场集中。这样，可抑制第1配线与第2配线间的泄漏电流及绝缘破坏。实现更好的传输线路特性。此时，第1槽，可具有实质上半圆形状。
在由第4局面构成的配线构造的制造方法中，包括下述工序在形成在基板上的第1绝缘膜的表面、形成第1槽的工序，在所述第1槽的内部及所述第1绝缘膜上、形成作为第1配线用的第1导电膜的工序，在所述第1导电膜上形成第2绝缘膜的工序，在所述第2绝缘膜上形成作为第2配线用的第2导电膜的工序，以及通过将形成在所述第1导电膜、所述第2绝缘膜及所述第2导电膜中的所述第1槽内部以外的部分除去，再分别形成所述第1配线、所述第2绝缘膜及所述第2配线的工序。
在由第4局面构成的配线构造的制造方法中，最好，还包括在基板上的第1绝缘膜、与第1槽隔开规定的间隔形成第2槽的工序，以及形成能充填前述第2槽的第3配线的工序。
按照这样的构成，可将第1配线及第2配线作为传输线路使用，将第3配线作为通常配线使用。
此时，形成第3配线的工序，最好，包含通过将构成第1配线的第1导电膜充填到第2槽内以形成第3配线的工序。
按照这样的构成，可同时形成第3配线及第1配线，这样，不仅可以简化制造工序，而且可减低制造成本。
图1是表示包含本发明的第1实施形态的配线构造的半导体装置的立体图。
图2到图6是用来说明包含图1所示的第1实施形态的配线构造的半导体装置的制造工序的剖视图。
图7是用来表示包含图1所示的第1实施形态的第1变形例的配线构造的半导体装置的剖视图。
图8是用来表示包含图1所示的第1实施形态的第2变形例的配线构造的半导体装置的剖视图。
图9是用来表示包含图1所示的第1实施形态的第3变形例的配线构造的半导体装置的剖视图。
图10是用来表示包含图1所示的第1实施形态的第4变形例的配线构造的半导体装置的剖视图。
图11是表示包含本发明的第2实施形态的配线构造的配线基板的立体图。
图12是表示用于以往的配线基板的带状线构造的剖视图。
图13是表示用于以往的配线基板的微波带状线构造的剖视图。
图14是表示用于以往的配线基板的积层双线构造的剖视图。
图15是表示以往的同轴电缆的剖视图。
具体实施形态以下，以附图为基础对将本发明具体化的实施形态进行说明。
(第1实施形态)首先，参照图1，对含有第1实施形态的配线构造的半导体装置的构造进行说明。在第1实施形态的半导体装置，如图1所示，在半导体基板上，形成以SiO2膜构成的下地(日文下地)层11。在下地层11上，形成具有约2μm～约20μm的膜厚的绝缘膜12。该绝缘膜12便是本发明的“第1绝缘膜”的一例。
这里，在第1实施形态，在绝缘膜12的表面，隔开规定的间隔，形成矩形状的槽13a及槽13b。槽13a，具有约1μm～约10μm的幅度，及约1μm～10μm的深度。槽13b的幅度比槽13a小，深度与槽13a相同。在槽13a内，被埋入以铜构成的外侧配线14、以SiO2膜构成的绝缘膜15、及以铜构成的内侧配线16。具体地说，外侧配线14，沿矩形状的槽13a的底面及侧面形成为凹状。此外，绝缘膜15，沿外侧配线14的内面形成为凹状。此外，内侧配线16可充填绝缘膜15的凹状部形成。
此外，槽13a是本发明的“第1槽”的一例，槽13b是本发明的“第2槽”的一例。外侧配线14是本发明的“第1配线”的一例，绝缘膜15是本发明的“第2绝缘膜”的一例。此外，内侧配线16是本发明的“第2配线”的一例。
此外，外侧配线14，包围着内侧配线16的底面及两侧面形成。外侧配线14，具有屏蔽线功能，内侧配线16起信号线作用。利用外侧配线14与内侧配线16，构成传输线路的配线对17。
此外，在槽13b内，充填着以与埋入槽13a内的外侧配线14同样的导电层形成的单一配线18。该单一配线18，不是作为传输线路使用而是起配线层的作用。此外，单一配线18是本发明的“第3配线”的一例。
在第1实施形态的半导体装置，如上所述，由于将经绝缘膜15形成的外侧配线14及内侧配线16埋入绝缘膜12内的槽13a，可形成埋入单一的绝缘膜12内的传输线路构造。对这样的传输线路构造，在后述的制造工序中，在形成槽13a时经过1次的石印工序、腐蚀工序及保护膜除去工序，及1次的CMP工序，就可形成配线构造，比之需要经过2次以上石印工序、腐蚀工序及保护膜除去工序的传统工序，不仅可以简化制造工序，而且可减低制造成本。
此外，在第1实施形态，形成外侧配线14时，不仅包围内侧配线16的底面而且包围两侧面，所以可提高对作为信号线的内侧配线16的屏蔽效果。即亦，在第1实施形态，可以得到类似同轴电缆下半部分的构造的构造。这样，以内侧配线16进行的信号传输不易受外部影响，对于超过GHz区域的高频率信号，可抑制串音进行传输。这一结果，可作为高可靠性的传输线路使用。
此外，在第1实施形态，由于可形成被埋入单一的绝缘膜12内的传输线路构造，不会影响到半导体基板10上的其他层，从而能容易地形成传输线路构造。这样，半导体装置内的配线，可容易地作为能承担高频信号传输的传输线路来使用，同时，可实现自由度高的配线设计。
此外，在第1实施形态，槽13a内形成的外侧配线14与槽13b内形成的单一配线18是通过同一导电层形成的，在后述的制造工序中，可同时形成外侧配线14及单一配线18，所以，不仅可以简化制造工序，而且可减低制造成本。
下面，参照图2～图6，对含有图1所示的第1实施形态的配线构造的半导体装置的制造工序进行说明。
首先，如图2所示，在半导体基板10上，形成下地层11。在下地层11上，形成具有约2μm～约20μm的膜厚的绝缘膜12。然后，利用通常的石印技术及干腐蚀技术，在绝缘膜12的表面，形成槽13a及槽13b。
槽13a的开口幅度W，约为1μm～约10μm，槽13a的深度约为1μm～10μm。此时，13a的深度D的值，不能超过绝缘膜12的膜厚。此外，槽13b的深度与槽13a相同，且，具有比槽13a的开口幅度小的开口幅度。
下面，如图3所示，采用电解电镀法或无电解电镀法，在绝缘膜12的槽13a及槽13b内、及绝缘膜12的上面上形成以铜构成的外侧配线膜14a。该外侧配线膜14a的膜厚，不要超过槽13a及槽13b的深度值D。此外，以开口幅度小的槽13b能被外侧配线膜14a完全充填的膜厚来设定外侧配线膜14a。此外，外侧配线膜14a是本发明的“第1导电膜”的一例。
此外，如图4所示，在外侧配线膜14a的上面、形成以SiO2膜构成的绝缘膜15a。该绝缘膜15a的厚度，被设定在不能以绝缘膜15a将槽13a完全充填的厚度。
下面，如图5所示，采用电解电镀法或无电解电镀法，在绝缘膜15a的上面上，形成以铜构成的内侧配线膜16a。这样，在槽13a内，外侧配线膜14a、绝缘膜15a及内侧配线膜16a处于被充填状态。此外，内侧配线膜15a成为本发明的“第2导电膜膜”的一例。
然后，在外侧配线14a，绝缘膜15a及内侧配线膜16a中的槽13a的内部以外形成的部分，用CMP法通过研磨除去。这样，具有如图6所示的、平坦化的上面的外侧配线14、绝缘膜15及内侧配线16的3层被埋入槽13a内的构造便可得到了。此外，可得到在槽13b内被充填以外侧配线膜14a(参照图5)构成的单一配线18的构造。
这里，在第1实施形态的制造工序中，通过适当调整槽13a的开口幅度W及深度D、槽13a内堆积的外侧配线膜14a、绝缘膜15a及内侧配线膜16a的膜厚及材质，可轻易且高精度地设定配线对17的电气特性(例如，特性阻抗等)。
这里，在第1实施形态的制造工序中，如上所述，采用电解电镀法或无电解电镀法形成外侧配线膜14a及内侧配线膜16a，可以以期望的形状及膜厚形成外侧配线膜14a及内侧配线膜16a。
此外，在第1实施形态的制造工序中，应用CMP法进行研磨使外侧配线膜14a、绝缘膜15a及内侧配线膜16a平坦化，可良好地进行绝缘膜12的平坦化。最终可轻易地得到具有良好平坦性的配线构造。
下面，参照图7～图10，对含有第1实施形态的配线构造的半导体装置的第1～第4变形例进行说明。首先，参照图7，在该第1实施形态的第1变形例，在形成在下地层11的绝缘膜22的表面，形成具有上宽下窄的梯形形状的槽23a、及与第1实施形态同样的矩形状的槽13b。在该第1实施形态的第1变形例，沿梯形形状的槽23a、外侧配线24形成凹状。沿外侧配线24的内面，绝缘膜25形成凹状。形成内侧配线26使之能够充填绝缘膜25的凹状部。该内侧配线26，具有上宽下窄的梯形状的断面形状。此外，梯形形状的槽23a，用干腐蚀法不难形成。
此外，绝缘膜22，是本发明的“第1绝缘膜”的一例，槽23a是本发明的“第1槽”的一例，此外，外侧配线24是本发明的“第1配线”的一例，绝缘膜25是本发明的“第2绝缘膜”的一例，此外，内侧配线26是本发明的“第2配线”的一例。此外，通过外侧配线24与内侧配线26，构成传输线路构用的配线对27。内侧配线26具有信号线的功能，同时，外侧配线24具有屏蔽线的功能。由于这样将槽23a做成梯形形状，槽23a的底部的拐角部为钝角，比之槽为矩形的场合，能缓和电场集中。此外，该第1实施形态的第1变形例的其他效果，与前述第1实施形态同样。
下面，参照图8，在该第1实施形态的第2变形例，在下地层11上形成的绝缘膜32的表面，形成圆弧形状(半圆形状)的槽33a、以及与第1实施形态同样的矩形状的槽13b。此外，沿半圆形状的槽33a的内面，外侧配线34形成凹状。此外，沿外侧配线34的内面，绝缘膜35形成凹状。此外，形成半圆形状的内侧配线36使能够充填绝缘膜35的凹状部。利用外侧配线34及内侧配线36构成配线对37。内侧配线36具有信号线的功能，同时，外侧配线34具有屏蔽线的功能。
此外，绝缘膜32是本发明的“第1绝缘膜”的一例，槽33a是本发明的“第1槽”的一例，此外，外侧配线34是本发明的“第1配线”的一例，绝缘膜35是本发明的“第2绝缘膜”的一例，此外，内侧配线36是本发明的“第2配线”的一例。
在该第1实施形态的第2变形例，如上所述，通过将槽33a形成为半圆形状，槽33a的内面，呈现全体为圆形状，可将外侧配线34及内侧配线36做成无角部的形状。这样，可抑制电场集中，从而抑制外侧配线34与内侧配线36间的泄漏电流及绝缘破坏。实现更好的传输线路特性。此外，该第1实施形态的第2变形例的其他效果，与前述第1实施形态同样。
下面，参照图9，在该第1实施形态的第3变形例，在下地层11上形成的绝缘膜42的表面，形成矩形状的槽43a、以及与第1实施形态同样的矩形状的槽13b。此外，在43a的底面的全面上，外侧配线44形成具有平坦的上面。此外，在外侧配线44上，绝缘膜45形成具有凹部45a。此外，形成内侧配线46使能够充填绝缘膜45的凹状部45a内。利用外侧配线44及内侧配线46构成作为传输线路的配线对47。内侧配线46具有信号线的功能，同时，外侧配线44具有屏蔽线的功能。此外，内侧配线46以比外侧配线44小的幅度形成。此外，也可以使内侧配线46与外侧配线44具有实质上相同的幅度。
此外，绝缘膜42是本发明的“第1绝缘膜”的一例，槽43a是本发明的“第1槽”的一例，此外，外侧配线44是本发明的“第1配线”的一例，绝缘膜45是本发明的“第2绝缘膜”的一例，此外，内侧配线46是本发明的“第2配线”的一例。
在该第1实施形态的第3变形例，可将图13所示的微波带状线构造埋入绝缘膜42的槽43a内形成。该第1实施形态的第3变形例的其他效果，与前述第1实施形态同样。
下面，参照图10，在该第1实施形态的第4变形例，对图7所示的第1实施形态的第1变形例的在槽的底面拐角部无角部的构造进行说明。即亦，在该第1实施形态的第4变形例，在下地层11上形成的绝缘膜52的表面，形成梯形形状、且，底面拐角部有圆形状的槽53a、以及与第1实施形态同样的矩形状的槽13b。此外，沿槽53a的内面，角部圆形的外侧配线24a形成凹状。此外，沿外侧配线24a的内面，绝缘膜25a形成凹状。此外，形成角部圆形状的梯形形状的内侧配线26a使能够充填绝缘膜25a的凹状部。利用内侧配线26a及外侧配线24a构成作为传输线路的配线对27a。内侧配线26a具有信号线的功能，同时，外侧配线24a具有屏蔽线的功能。
此外，绝缘膜52是本发明的“第1绝缘膜”的一例，槽53a是本发明的“第1槽”的一例，此外，外侧配线24a是本发明的“第1配线”的一例，绝缘膜25a是本发明的“第2绝缘膜”的一例，此外，内侧配线26a是本发明的“第2配线”的一例。
在该第1实施形态的第4变形例，由于将槽53a做成梯形形状、且，底面拐角部有圆形状的槽，外侧配线24a及内侧配线26a成为无角部的形状，所以，可抑制电场集中。这样，可抑制外侧配线24a与内侧配线26a间的泄漏电流及绝缘破坏。实现更好的传输线路特性。
此外，在如图10所示的第1实施形态的第4变形例的底面角部为圆形的梯形形状的槽53a，采用湿腐蚀可轻易地形成。
(第2实施形态)参照图11，在第2实施形态，对与前述第1实施形态不同、实装集成电路(半导体装置)的配线基板中适用本发明的场合的例进行说明。
即亦，在第2实施形态，在配线基板61上形成绝缘膜62。在绝缘膜62的表面形成矩形状的槽63a及63b。这槽63a及63b，分别具有如图1所示的第1实施形态的槽13a及13b同样的尺寸及形状。沿矩形状的槽63a的内面，外侧配线64形成凹状。沿外侧配线64的内面，绝缘膜65形成凹状。此外，形成内侧配线66，使能够充填绝缘膜65的凹状部。利用内侧配线66及外侧配线64构成作为传输线路的配线对67。内侧配线66具有信号线的功能，同时，外侧配线64具有屏蔽线的功能。
此外，绝缘膜62是本发明的“第1绝缘膜”的一例，槽63a是本发明的“第1槽”的一例，此外，槽63b是本发明的“第2槽”的一例，此外，外侧配线64是本发明的“第1配线”的一例，绝缘膜65是本发明的“第2绝缘膜”的一例，此外，内侧配线66是本发明的“第2配线”的一例，此外，在槽63b内，埋入以与外侧配线64同一的导电层形成的单一配线68。单一配线68是本发明的“第3配线”的一例，此外，第2实施形态的配线构造的制造工序，与图2～图6中的第1实施形态的制造工序同样。
在第2实施形态，如上所述，由于在配线基板61上的绝缘膜62的表面形成槽63a，同时在槽63a内，埋入以外侧配线64、绝缘膜65及内侧配线66构成的传输线路构造，可轻易地将埋入单一的绝缘膜62内的传输线路构造形成在配线基板61。对这样的传输线路构造，在形成槽63a时经过1次的石印工序、腐蚀工序及保护膜除去工序，及1次的CMP工序，就可形成配线构造，比之需要经过2次以上石印工序、腐蚀工序及保护膜除去工序的传统的制造工序，不仅可以简化配线基板61的制造工序，而且可减低制造配线基板61的成本。
这里，在第2实施形态中，与前述第1实施形态同样，通过适当设定槽63a的幅度及深度、外侧配线64、绝缘膜65及内侧配线66的膜厚及材质，可得到配线基板61需要的特性阻抗等的电气特性。
此外，在第2实施形态，由于形成的外侧配线64不仅包围内侧配线66的底面而且包围两侧面，可以提高对作为信号线的内侧配线66的屏蔽效果。这样，由内侧配线66进行的信号传输，不易受外部影响，对于超过GHz区域的高频率信号，也可抑制串音传输。这一结果，可得到含高可靠性的传输线路的配线基板61。
此外，在第2实施形态，由于以同一导电层构成形成在槽63a的外侧配线64与形成在槽63b内的单一配线68，可同时形成外侧配线64及单一配线68，这样，不仅可以简化制造工序，而且可减低制造成本。
第2实施形态的其他效果，与前述第1实施形态同样。
此外，这里表示的实施形态，对各方面作了例示，但均不加限制。本发明的范围，包括未在前述实施形态中说明的权利要求范围，还包括与权利要求范围具备均等意义的所有变更。
例如，在前述实施形态，对采用电解电镀法或无电解电镀法形成外侧配线膜及内侧配线膜的场合作了说明，但本发明不限于此，采用喷涂法及CVD法，或者将若干种成膜方法配合起来形成外侧配线膜及内侧配线膜都可以。
此外，也可以将图7～图10中的第1实施形态的第1～第4变形例的半导体装置的传输线路构造作为如图11所示的第2实施形态的配线基板的传输线路构造的变形例使用。
此外，在图10中的第1实施形态的第4变形例中，将图7中的第1实施形态的第1变形例的梯形形状的槽的底面拐角部做成圆形形状，但本发明不限于此，将图1中的第1实施形态的矩形形状的槽的底面拐角部做成圆形形状也行。
此外，在前述实施形态，采用铜形成内侧配线及外侧配线，但本发明不限于此，用钨(W)及钛(Ti)等别的金属或合金或积层膜也可以。
此外，在前述实施形态，作为配置于内侧配线及外侧配线间的绝缘膜，采用SiO2，但本发明不限于此，比SiO2电感率高的其他材料构成的绝缘膜也可用。例如能使用SiN膜。
权利要求
1.一种配线构造，其特征在于，包括第1槽，形成在基板上的第1绝缘膜上，第1配线，沿所述第1槽的内面的至少一部分、形成在所述第1槽的延伸方向，以及第2配线，构成与所述第1配线一起传输信号用的传输线路，经第2绝缘膜与所述第1配线对向形成；将所述第1配线、所述第2绝缘膜及所述第2配线，埋入在所述第1槽内。
2.如权利要求1所述的配线构造，其特征在于，形成所述第1配线，使得沿所述第1槽的内面覆盖所述第1槽的实质内面的全域，经所述第2绝缘膜与所述第1配线对向形成的所述第2配线，形成与所述第1配线的对向面，使得由所述第1配线包围。
3.如权利要求2所述的配线构造，其特征在于，所述第1配线含有屏蔽线，所述第2配线含有信号线。
4.如权利要求2所述的配线构造，其特征在于，所述第1槽，具有上宽下窄的梯形形状。
5.如权利要求2所述的配线构造，其特征在于，所述第1槽的底部的拐角部具有圆形形状。
6.如权利要求2所述的配线构造，其特征在于，所述第1槽具有上宽下窄的圆弧形状。
7.如权利要求6所述的配线构造，其特征在于，所述第1槽具有实质上半圆形状。
8.如权利要求1所述的配线构造，其特征在于，矩形状地形成所述第1槽，形成所述第1配线，使得在所述第1槽的底面上具有实质上平坦的上面，经所述第2绝缘膜与所述第1配线对向形成的所述第2配线，具有比所述第1配线小的宽度。
9.如权利要求1所述的配线构造，其特征在于，还包括第2槽，形成在基板上的第1绝缘膜、并与所述第1槽隔开规定的间隔形成，以及第3配线，以充填所述第2槽形成。
10.如权利要求9所述的配线构造，其特征在于，所述第3配线与所述第1配线，由同一处理形成的层构成。
11.一种半导体装置，其特征在于，包括第1槽，形成在半导体基板上的第1绝缘膜上，第1配线，沿所述第1槽的内面的至少一部分、形成在所述第1槽的延伸方向，以及第2配线，经第2绝缘膜与所述第1配线对向形成；将所述第1配线、所述第2绝缘膜及所述第2配线，埋入在所述第1槽内。
12.如权利要求11所述的半导体装置，其特征在于，形成所述第1配线，使得沿所述第1槽的内面覆盖所述第1槽的实质内面的全域，经所述第2绝缘膜与所述第1配线对向形成的所述第2配线，形成与所述第1配线的对向面，使得由所述第1配线包围。
13.一种配线基板，其特征在于，包括第1槽，在基板上的第1绝缘膜上形成，第1配线，沿所述第1槽的内面的至少一部分、形成在所述第1槽的延伸方向，以及第2配线，经第2绝缘膜与所述第1配线对向形成；将所述第1配线、所述第2绝缘膜及所述第2配线，埋入在所述第1槽内。
14.如权利要求13所述的配线基板，其特征在于，形成所述第1配线，使得沿所述第1槽的内面覆盖所述第1槽的实质内面的全域，经所述第2绝缘膜与所述第1配线对向形成的所述第2配线，形成与所述第1配线的对向面，使得由所述第1配线包围。
15.一种配线构造的制造方法，其特征在于，包括下述工序在形成在基板上的第1绝缘膜的表面、形成第1槽的工序，在所述第1槽的内部及所述第1绝缘膜上、形成作为第1配线用的第1导电膜的工序，在所述第1导电膜上形成第2绝缘膜的工序，在所述第2绝缘膜上形成作为第2配线用的第2导电膜的工序，以及通过将形成在所述第1导电膜、所述第2绝缘膜及所述第2导电膜中的所述第1槽内部以外的部分除去，再分别形成所述第1配线、所述第2绝缘膜及所述第2配线的工序。
16.如权利要求15所述的配线构造的制造方法，其特征在于，形成所述第1配线、所述第2绝缘膜及所述第2配线的工序，包含决定所述第1槽的幅度及深度、以及所述第1导电膜、所述第2绝缘膜及所述第2导电膜的膜厚及材质的工序，以便所述第2导电膜，在所述第1槽的表面的中心部具有规定的膜厚及线幅、并有所残留，同时在所述第1槽的内部、所述第1导电膜经所述第2绝缘膜以规定的电气特性将所述第2导电膜包围。
17.如权利要求15所述的配线构造的制造方法，其特征在于，通过电解电镀法及无电解电镀法中的任何一种方法，进行的所述第1导电膜及所述第2导电膜的至少一方的形成。
18.如权利要求15所述的配线构造的制造方法，其特征在于，形成所述第1配线、所述第2绝缘膜及所述第2配线的工序，包含采用化学研磨(Chemical Mechanical Polishing)、通过将形成在所述第1导电膜、所述第2绝缘膜及所述第2导电膜中的所述第1槽内部以外的部分除去、再分别形成所述第1配线、所述第2绝缘膜及所述第2配线的工序。
19.如权利要求16所述的配线构造的制造方法，其特征在于，所述第1配线含有屏蔽线，所述第2配线含有信号线。
20.如权利要求16所述的配线构造的制造方法，其特征在于，所述第1槽，具有上宽下窄的梯形形状。
21.如权利要求16所述的配线构造的制造方法，其特征在于，所述第1槽的底部的拐角部具有圆形形状。
22.如权利要求16所述的配线构造的制造方法，其特征在于，所述第1槽具有上宽下窄的圆弧形状。
23.如权利要求22所述的配线构造的制造方法，其特征在于，所述第1槽具有实质上半圆形状。
24.如权利要求15所述的配线构造的制造方法，其特征在于，矩形状地形成所述第1槽，将所述第1配线，做成在所述第1槽的底面上可具有实质上平坦的上面，将经所述第2绝缘膜与所述第1配线对向形成的所述第2配线，做成其幅度比所述第1配线的小。
25.如权利要求15所述的配线构造的制造方法，其特征在于，还包括形成第2槽的工序，在基板上的第1绝缘膜上与所述第1槽隔开规定的间隔形成，以及第3配线的工序，以充填所述第2槽形成。
26.如权利要求25所述的配线构造的制造方法，其特征在于，形成所述第3配线的工序，包含通过将构成所述第1配线的所述第1导电膜充填到所述第2槽内、以便形成所述第3配线的工序。
全文摘要
本发明揭示一种能包含能简化制造工序的传输线路构造的配线构造。该配线构造，包括在基板上的第1绝缘膜上形成的第1槽，沿第1槽的内面的至少一部分、形成在第1槽的延伸方向的第1配线，以及构成与第1配线一起传输信号用的传输线路、经第2绝缘膜、与第1配线对向形成的第2配线；并且，将第1配线、第2绝缘膜及第2配线埋入在第1槽内。经过形成第1槽时的1次的石印工序、腐蚀工序及保护膜除去工序、以及1次的CMP工序、形成该配线构造，因此能简化制造工序。
文档编号H01L23/522GK1433072SQ03100968
公开日2003年7月30日 申请日期2003年1月10日 优先权日2002年1月10日
发明者岡山芳央 申请人:三洋电机株式会社