专利名称：双金属镶嵌互连的制造方法
技术领域：
本发明涉及一种制造微电子器件的方法，更具体地，涉及一种制造微电子器件的双金属镶嵌互连(dual damascene interconnection)的方法。
背景技术：
随着能够用于生产高速和高度集成逻辑器件的技术的快速进步和发展，制造小型化晶体管的新技术也已获得了发展。随着晶体管集成水平的提高，互连也变得越来越小。结果，互连延迟的问题更加严重，阻止了高速逻辑器件的获得。
考虑到上述因素，使用具有更低电阻和更高电迁移(EM)容限的铜，而不是使用传统上和常用于互连大规模集成(LSI)半导体器件的铝合金，作为互连材料的互连已获得了积极的开发。然而，铜相对来说比较难蚀刻，并且易于氧化。相应的，已开发出一种双金属镶嵌工艺来形成这样的铜互连。
该双金属镶嵌工艺包括形成具有在绝缘层上形成的上部互连的沟槽，以及将上部互连连接到下部互连或衬底的通孔，并且用铜填充沟槽和通孔。然后使用化学机械抛光(CMP)工艺对形成的结构进行平面化。
该双金属镶嵌工艺除可用于形成金属线路外，还可用于形成位线或字线。特别是在双金属镶嵌工艺中，还可以同时形成在多层金属线路结构中连接上部金属线路和下位金属线路的通孔。而且双金属镶嵌过程便利了进一步的处理，因为在双金属镶嵌工艺中由金属线路所造成的台阶差异(stepdifference)被消除了。
双金属镶嵌过程可以粗略地分成通孔优先(via-first)工艺和沟槽优先(trench-first)工艺。在通孔优先工艺中，通孔是通过利用摄影术和蚀刻法蚀刻电介质而首先形成的，接着通过进一步蚀刻电介质，在通孔的顶部形成沟槽。相反的，在沟槽优先工艺中，沟槽是首先形成的，通孔是随后形成的。两者之中，通孔优先工艺获得了更普遍的使用。
下文中，制造双重金属互连的传统方法将通过参考图1A至图2B进行描述。
图1A和图1B是显示双金属镶嵌互连传统制造方法的阶段的横截面图。在一些传统金属镶嵌工艺中，当进行沟槽蚀刻以形成沟槽时，是使用硬掩模作为蚀刻掩模的。参考图1A，界定沟槽170的硬掩模150是在金属间电介质(IMD)层140上被构图的。当使用硬掩模150作为蚀刻掩模对IMD层140进行干法蚀刻时，由于在形成沟槽170时等离子体内的离子轰击，硬掩模150可能被部分蚀刻。特别是在硬掩模150的边缘部分(图1A中的A)积极地进行干法蚀刻，这样界定了沟槽170最后的尺寸，形成了具有圆形边缘的轮廓。结果，位于硬掩模150边缘部分A下面、对应于沟槽170的上部的IMD层140也被蚀刻了，使得该轮廓有圆形的边缘。圆形的轮廓导致互连的临界尺寸(CD)减小。
参考图1B，在IMD层140中形成沟槽170后，通常进行回蚀工艺来清除硬掩模150以及通过通孔160暴露的蚀刻停止层130。在机械回蚀工艺180期间，除了硬掩模150和蚀刻停止层130外，沟槽170的IMD层140的暴露部分(图1B所示的部分B)也被蚀刻，增大了轮廓的圆度。结果，形成的互连的临界尺寸会被进一步减小。在图1A和图1B中，附图标记110和120分别指的是衬底和下部互连线。
图2A是图1A所显示的横截面图的扫描电子显微镜(SEM)照片，图2B是图1B所显示的横截面图的SEM照片。参考图2A，在干法蚀刻形成沟槽的过程中，硬掩模210被蚀刻了，这导致了所显示的圆边轮廓的形成。参考图2B，当进行回蚀工艺清除图2A中显示的硬掩模210，并清除通过通孔暴露的蚀刻停止层230时，也会在沟槽的上边边缘部分220进行蚀刻，致使轮廓变得更圆。
如上所述，在为形成沟槽170所进行的干法蚀刻中，以及在为清除硬掩模150和蚀刻停止层130所进行的回蚀工艺180中，IMD层140被部分蚀刻，因为在使用等离子体的机械蚀刻的情况下，IMD层140相对于硬掩模150的蚀刻选择性时并不高。结果，所最终形成的沟槽170的宽度超过了阈值，因此沟槽170的尺寸无法被准确地控制。
在这种情况下，互连的CD被减小，这可能会导致不希望出现的漏电流的增大，或者甚至潜在地造成互连的短路。为了克服这些问题，互连材料在通孔160和沟槽170中形成后，另外还需进行化学机械抛光(CMP)对器件进行平面化，以便保证互连能获得令人满意的CD。然而，过度的CMP可能导致总制造时间增加，导致产量降低和其他不希望的后果。
发明内容
本发明所提供了一种制造双重金属向器互连的方法，它可以保证获得可靠的沟槽轮廓。
根据本发明的一方面，提供了一种制造双金属镶嵌互连的方法，包括(a)在衬底上形成下部互连部件；(b)在下部互连部件上形成电介质层；(c)在电介质层上形成硬掩模；(d)使用硬掩模作为蚀刻掩模，在电介质层中形成通孔；(e)通过对硬掩模进行构图，来形成界定沟槽的沟槽硬掩模；(f)形成与通孔相连的沟槽，在其中通过使用沟槽硬掩模作为蚀刻掩模部分蚀刻电介质层来形成上部互连线；(g)使用湿法蚀刻清除沟槽硬掩模；以及(h)通过用互连材料填充沟槽和通孔来形成上部互连线。
在一个实施例中，硬掩模的形成使用了从由SiN、SiC、BCB、Ta、TaN、Ti、TiN、Al2O3、BN及其组合所构成的组中选择的材料。在另一个实施例中，硬掩模形成2000或更大的厚度。
在另一个实施例中，操作(g)包括在沟槽硬掩模相对于电介质层的蚀刻选择性等于或大于2000∶1的条件下进行湿法蚀刻。在另一个实施例中，湿法蚀刻是利用磷酸溶液进行的。在另一个实施例中，硬掩模是利用BN形成的。
在另一个实施例中，该方法还包括在操作(b)之前，在下部互连部件上形成蚀刻停止层，其中操作(d)包括使用硬掩模作为蚀刻掩模在电介质层中形成暴露蚀刻停止层的通孔；且在操作(h)之前，通过清除被通孔暴露的蚀刻停止层暴露下部互连线。
在另一个实施例中，该方法还包括在操作(b)之前，在下部互连线上形成蚀刻停止层，其中操作(d)包括使用硬掩模作为蚀刻掩模在电介质层中形成暴露蚀刻停止层的通孔；且操作(g)包括通过单次湿法蚀刻工艺同时清除被通孔暴露的蚀刻停止层和沟槽硬掩模，暴露下部互连部件。
在另一个实施例中，蚀刻停止层和沟槽硬掩模是使用同样的材料形成的。
在另一个实施例中，操作(c)包括在电介质层上形成硬掩模层，在硬掩模层上形成界定通孔的光致抗蚀剂图案，以及使用光致抗蚀剂图案作为蚀刻掩模对硬掩模层进行构图，开且操作(d)包括通过使用光致抗蚀剂图案和硬掩模作为蚀刻掩模干法蚀刻电介质层来形成通孔。
在另一个实施例中，操作(e)包括使用界定沟槽的光致抗蚀剂图案来形成沟槽硬掩模，以及清除光致抗蚀剂图案；且操作(f)包括通过使用沟槽硬掩模作为蚀刻掩模，在电介质层相对于沟槽硬掩模的蚀刻选择性等于或大于30∶1的条件下，对电介质层进行干法蚀刻来形成沟槽。
在另一个实施例中，硬掩模是使用BN形成的，且电介质层是使用氧化物层形成的。在另一个实施例中，干法蚀刻是使用CxFy和CxHyFz之一作为主要蚀刻气体进行的。在另一个实施例中，上部互连线是铜互连线。在另一个实施例中，电介质层是使用FSG和SiOC之一形成的。
根据本发明的另一方面，提供了一种制造双金属镶嵌互连的方法，包括(a)在衬底上形成下部互连部件；(b)在下部互连部件上形成蚀刻停止层；(c)在蚀刻停止层上形成电介质层；(d)在电介质层上形成BN硬掩模；(e)通过使用BN硬掩模作为蚀刻掩模在电介质层中形成暴露蚀刻停止层的通孔，；(f)通过对BN硬掩模进行构图，形成界定沟槽的沟槽硬掩模；(g)形成与通孔相连的沟槽，在其中通过使用沟槽硬掩模作为蚀刻掩模部分地蚀刻电介质层，形成上部互连线；(h)通过使用磷酸溶液进行湿法蚀刻，清除沟槽硬掩模；(i)通过清除被通孔暴露的蚀刻停止层，暴露下部互连部件；以及(j)通过用互连材料填充沟槽和通孔形成上部互连线。
在一个实施例中，操作(d)包括在电介质层上形成BN硬掩模，在BN硬掩模层上形成界定通孔的光致抗蚀剂图案，以及使用光致抗蚀剂图案作为蚀刻掩模对BN硬掩模进行构图；且操作(e)包括通过使用光致抗蚀剂图案和BN硬掩模作为蚀刻掩模对电介质层进行干法蚀刻形成暴露蚀刻停止层的通孔。
在另一个实施例中，操作(f)包括使用界定沟槽的光致抗蚀剂图案，形成沟槽硬掩模，以及清除光致抗蚀剂图案；且操作(g)包括通过使用沟槽硬掩模作为蚀刻掩模，在电介质层相对于沟槽硬掩模的蚀刻选择性等于或大于30∶1的条件下，对电介质层进行干法蚀刻来形成沟槽。
在另一个实施例中，干法蚀刻是通过使用CxFy和CxHyFz之一作为主要蚀刻气体进行的。在另一个实施例中，上部互连线是铜互连线。在另一个实施例中，电介质层是使用FSG和SiOC之一形成的。
本发明的上述以及其它特征和优点，通过参考附图对其优选实施例进行详细描述，将会变得更加明显，其中图1A和图1B是显示双金属镶嵌互连传统制造方法的阶段的横截面图；图2A和图2B分别为图1A和1B所示的横截面图的扫描电子显微镜(SEM)影像；以及图3A至图3I是显示根据本发明的实施例制造双金属镶嵌互连方法的阶段的截面图。
具体实施例方式
本发明及其制造方法的优点和特征可以通过参考优选实施例和附图的下列详细描述得到更好的了解。然而本发明可以多种不同的形式实施，不能被认为局限于所述的实施例中。相反提供这些实施例能够使本发明披露的彻底和完整，并能够充分地将本发明传达给本领域的技术人员。在整个说明中，相同的附图标记均指示相同的元件。
根据本发明的制造双金属镶嵌互连的方法可以用来制造微电子器件，例如高密度集成电路(IC)半导体装置、处理器、微机电装置(MEM)、光电子装置以及显示装置。本发明特别对中央处理单元(CPU)、数字信号处理器(DSP)、CPU和DSP的组合、应用关键性IC(ASIC)、逻辑器件、静态随机存取存储器(SRAM)以及其它要求高速性能的装置更加有用。
在以下将要描述的本发明实施例中，暴露下部互连线的开口被称为通孔，形成上部互连线所的区域被称为沟槽。此外，通孔优先的双金属镶嵌工艺是作为范例使用的，其中通孔的尺寸即使在发生失准(misalignment)的情况下保持不变；然而，本发明同样适用于沟槽优先的工艺。
下文将通过参考图3A至图3I描述本发明的实施例。
图3A至图3I是按照本发明的实施例制造双金属镶嵌的方法的阶段的横截面图。
参考图3A，制备衬底310，在其上执行根据本发明的实施例的双金属镶嵌互连的制造方法。衬底310有下部互连部件，例如互连线320。举例来说，衬底310可以是硅衬底、绝缘体上硅(SOI)衬底、镓砷衬底、硅锗衬底、陶瓷衬底、石英衬底或者用于显示器的玻璃衬底。衬底310上可以有很多数量的有源器件和无源器件。下部互连线320可以通过使用一些互连材料，如铜、铜合金、铝和铝合金中的任一种来形成。考虑到低电阻，优选使用铜来形成下部互连线320。而且，优选地，下部互连线320的表面已被平面化。
参考图3B，蚀刻停止层330、金属间电介质(IMD)层340和硬掩模层350在具有下部互连线320的衬底310的整个表面上依次形成。参考图3C，界定通孔的光致抗蚀剂图案355在硬掩模层350上形成。
形成硬掩模层330是为了防止下部互连线320暴露给后续蚀刻工艺，即用于形成通孔的干法蚀刻工艺和用于形成沟槽的干法蚀刻工艺，并如此防止下部互连线320的电性能受损伤。相应的，蚀刻停止层330是使用相对于其上形成的IMD层340具有大蚀刻选择性的材料形成的。蚀刻停止层330优选使用以SiC、SiN、SiCN、SiON、SiC/N基材料、氮化硼(BN)之一以及他们的组合来形成，这些材料具有4-5的介电常数。考虑到对整个IMD层340的介电常数的影响，形成的蚀刻停止层330应当尽量薄，且应当足够的厚以满意地执行其功能。除蚀刻停止功能外，当衬底310中的下部互连线320使用铜来形成时，蚀刻停止层330还可以阻止铜扩散。
IMD层340可以使用具有极佳热稳定性和低介电常数的低介电常数材料来形成。优选使用低介电常数材料形成IMD层340，以防止下部互连线320和将要形成的上部互连线之间的信号RC迟延，并且抑制干扰和功耗。形成的IMD层340可以有充分的厚度以便在其中形成通孔和沟槽，并且可以使用具有低介电常数(即低-k)的有机聚合体和掺杂氧化物层之一来形成。掺杂氧化物层可以包括，例如，掺氟氧化物(或FSG)层、掺碳氧化物层、硅氧化物层、HSQ(氢倍半硅氧烷)(SiO:H)层、MSQ层(甲基倍半硅氧烷)(SiO:CH3)和a-SiOC(SiOC:H)层。具有低介电常数的有机聚合物可以包括聚烯丙醚树脂、氟化物树脂、硅氧烷共聚物、聚烯丙醚氟化物树脂、聚五氟苯乙烯、聚四氟苯乙烯树脂、氟聚酰亚胺树脂、聚萘氟化物以及多晶硅硅化物树脂。或者，IMD层340也可以通过使用现有的含有大量碳的SiO2膜来形成，即SiOC膜。SiOC膜可以通过使用甲基硅烷、脱甲基硅烷、三甲基硅烷、四甲基硅烷等作为源来形成。
IMD层340可以通过使用等离子增强化学气相淀积(PECVD)、高密度等离子体CVD(HDP-CVD)、大气压CVD(APCVD)或者旋涂来形成。形成的IMD层340的厚度可以是3000-20000，优选厚度是6000-7000。对本领域的技术人员来说，显然IMD层340的厚度可以做不同的变化。
硬掩模350在随后的沟槽蚀刻工艺中，被用作蚀刻掩模来界定沟槽。因此，硬掩模350优选使用相对于IMD层340具有高蚀刻选择性的材料来形成，沟槽是在IMD层340中形成的。硬掩模350可以包括SiN、SiC、苯并环丁烯(BCB)、Ta、TaN、Ti、TiN、Al2O3、BN和它们的组合之一。在随后的沟槽蚀刻工艺中被用作蚀刻掩模的硬掩模层350，其形成的厚度优选至少为1000，以防止位于硬掩模层350下面的IMD层340被蚀刻。形成的硬掩模层350的厚度应当便于在随后的湿法蚀刻工艺中被令人满意地清除。
光致抗蚀剂图案355的形成是通过淀积适合248nm或更短波长光源的光致抗蚀剂，以及使用界定通孔的光掩模进行曝光和显影来进行的。
参考图3D，使用光致抗蚀剂图案355作为蚀刻掩模进行干法蚀刻以构图硬掩模350，由此形成硬掩模351。IMD层340是通过使用光致抗蚀剂图案355和硬掩模351作为蚀刻掩模被蚀刻的，由此形成通孔360。在此，蚀刻工艺一直进行至蚀刻停止层330被暴露为止。反应离子蚀刻(RIE)可以被用于干法蚀刻工艺。调节反应离子蚀刻的条件，以便只有硬掩模351和IMD层340被有选择地蚀刻，而不蚀刻蚀刻停止层330。
通孔360可以用填充物(没有显示)进行填充，以在随后的蚀刻和清洗工艺中保护和通孔360相邻的下部互连线320。填充物可以使用例如HSQ或SOG的材料进行旋涂形成。填充物可以使用本领域技术人员所知的材料和方法来形成，对此并无限制。
参考图3E，清除用作蚀刻掩模来形成通孔360的光致抗蚀剂图案355。为了清除光致抗蚀剂图案355，执行O2灰化工艺或以H2基的等离子体工艺，然后使用剥离器(striper)。其后，在硬掩模351上形成了界定沟槽的光致抗蚀剂图案365。光致抗蚀剂图案355的形成是通过淀积适合248nm或更短波长光源的光致抗蚀剂，以及使用界定沟槽的光掩模进行曝光和显影进行的。
参考图3F，使用光致抗蚀剂图案365作为蚀刻掩模干法蚀刻硬掩模351，由此形成沟槽硬掩模352。在此，干法蚀刻一直进行至IMD层340被暴露为止。RIE可以被于干法蚀刻，并且调整反应离子蚀刻的条件，以便只有硬掩模351被有选择性地蚀刻，而不蚀刻IMD层340。通过执行O2灰化工艺或者H2基的等离子工艺，然后再使用剥离器，清除光致抗蚀剂图案365。
图3G显示了形成沟370的阶段。使用沟槽硬掩模352作为蚀刻掩模，IMD层340被干法蚀刻至预定厚度，由此形成沟槽370。为了干法蚀刻，进行RIE，使用CxFy或CxHyFz作为主要蚀刻气体以及与如Ar的惰性气体混合的气体或者与惰性气体和O2、N2和COx至少之一混合的气体。优选IMD层340相对于沟槽硬掩模352的蚀刻选择性是30∶1。当沟槽硬掩模352使用BN形成且IMD层340使用含有SiO2、SiOF、SiOC等的氧化物层形成时，在干法蚀刻工艺中可以获得高的蚀刻选择性。
可以用蚀刻时间控制或者中间蚀刻停止层来控制沟槽370的深度。蚀刻时间控制是控制为形成具有预定深度的沟槽370而执行的干法蚀刻的时间长度的工艺。当使用中间蚀刻停止层(未示出)方法时，蚀刻停止层在IMD层340中的一垂直位置形成，该垂直位置和沟槽370的底部相对应的，以便事先形成干法蚀刻的终点。
在形成沟槽370的干法蚀刻过程中，当IMD层340被蚀刻时，沟槽硬掩模352的边缘部分也被蚀刻了，导致形成了如图3G所显示的圆形轮廓。沟槽硬掩模352优选具有1000或者更大的厚度，以便防止位于沟槽硬掩模352下面的IMD层340在干法蚀刻的过程中被蚀刻，并因此防止轮廓在沟槽370的边缘被圆形化。
参考图3H，使用湿法蚀刻清除沟槽硬掩模352。为了在沟槽硬掩模352被湿法蚀刻时最小化对形成沟槽370和通孔360的IMD层340的蚀刻，优选使用沟槽硬掩模352相对于IMD层340的蚀刻选择性等于或者大于2000∶1的蚀刻剂。在本发明的实施例中，当使用磷酸(H3PO4)作为蚀刻剂来清除沟槽硬掩模352时，可以获得等于或者大于5000∶1的、使用BN所形成的沟槽硬掩模352相对于使用氧化物层所形成的IMD层340的蚀刻选择性。当使用湿法蚀刻以高蚀刻选择性清除沟槽硬掩模352时，只有沟槽硬掩模352被选择性地清除了，而没有影响到沟槽370和通孔360的轮廓。
同时被通孔360暴露的蚀刻停止层330也被清除，以暴露下部互连线320。干法蚀刻或湿法蚀刻可以用来清除蚀刻停止层330，但优选执行干法蚀刻直至下部互连线320被暴露。为了干法蚀刻，可以在这样的条件下进行RIE，以便蚀刻停止层330可以被选择性地蚀刻，而不影响下部互连线320。
在本发明的实施例中，由通孔360暴露的沟槽硬掩模352和蚀刻停止层330可以如上所述依次清除，但是本发明并未将其限于该实施例。比如，沟槽硬掩模352和蚀刻停止层330可以通过单次湿法蚀刻工艺清除。在这种情况下，沟槽硬掩模352和蚀刻停止层330可以使用同样的材料形成。
参考图3I，在其中暴露了下部互连线320且形成了通孔360和沟槽370的IMD层340中形成导电层，接着进行平面化，由此形成上部互连线380。因为沟槽硬掩模352是使用湿法蚀刻清除的，沟槽370上面部分的轮廓会保持其初始垂直的形状，不会导致上面讨论的和传统方法相关的圆形轮廓。因此，在IMD层340中形成导电层后进行平面化时，没有必要为了保证互连的临界尺寸(CD)进行过多的化学机械抛光(CMP)。
形成导电层所使用的材料可以是铝(Al)、铝合金(Al-alloy)、铜(Cu)、金(Au)、银(Ag)、钨(W)和钼(Mo)中的至少一种。导电层可以通过使用溅镀导电材料和回流的方法、CVD方法或者电镀的方法来形成。当使用电镀方法时，要求籽层(seed layer)要在电解的过程中保持流动。
而且，在上部互连线380形成前，可以形成扩散阻挡层。特别是在金属镶嵌工艺中使用铜时，由于Cu导电材料的扩散，扩散阻挡层在防止IMD层340热特性退化方面有根本作用。扩散阻挡层可以使用Ta、TaN、TiN、WN、TaC、WC、TiSiN和TaSiN中的至少一种，通过使用物理气相淀积(PVD)、CVD和原子层积淀(ALD)中的一种方法来形成。
如上所述，尽管本发明参考通孔优先的双金属镶嵌工艺进行了上述描述，但是本发明同样适用于沟槽优先的双金属镶嵌工艺。
尽管本发明已经参考其中的优选实施例作了特别显示和描述，但是本领域技术人员应当理解在不脱离本发明权利要求所界定的精神和范围的情况下，可以对其形式和细节进行各种变化。
如上所述，根据本发明，沟槽的轮廓可以可靠地复制(reproduced)，也可以保证在互连上获得所需的CD，而无需过多的CMP工艺。因此，提供了一种性能改善了的双金属镶嵌互连。
本申请要求享有于2004年7月29日向韩国知识产权局提交的韩国专利申请No.10-2004-0059888的优先权，在此将其公开全文引入作为参考。
权利要求
1.一种制造双金属镶嵌互连的方法，包括(a)在衬底上形成下部互连部件；(b)在所述下部互连部件上形成电介质层；(c)在所述电介质层上形成硬掩模；(d)利用所述硬掩模作为蚀刻掩模在所述电介质层中形成通孔；(e)通过构图所述硬掩模，形成界定沟槽的沟槽硬掩模；(f)形成和所述通孔相连接的沟槽，在其中使用所述沟槽硬掩模作为蚀刻掩模部分蚀刻所述电介质层形成上部互连线；(g)使用湿法蚀刻清除所述沟槽硬掩模；以及(h)通过使用互连材料填充所述沟槽和通孔，形成上部互连线。
2.如权利要求1所述的方法，其中所述硬掩模是使用从由SiN、SiC、BCB、Ta、TaN、Ti、TiN、Al2O3、BN及其组合所构成的组中选择的一种材料形成的。
3.如权利要求2所述的方法，其中所述硬掩模形成2000或更大的厚度。
4.如权利要求1所述的方法，其中操作(g)包括在所述沟槽硬掩模相对于所述电介质层的蚀刻选择性等于或大于2000∶1的条件下进行湿法蚀刻。
5.如权利要求4所述的方法，其中所述湿法蚀刻是使用磷酸溶液进行的。
6.如权利要求5所述的方法，其中所述硬掩模是使用BN形成的。
7.如权利要求4所述的方法，进一步包括在操作(b)之前在所述下部互连部件上形成蚀刻停止层，其中操作(d)包括使用所述硬掩模作为蚀刻掩模在电介质层中形成暴露所述蚀刻停止层的通孔；以及在操作(h)之前，通过清除被所述通孔暴露的所述蚀刻停止层，暴露所述下部互连部件。
8.如权利要求4所述的方法，进一步包括在操作(b)之前在所述下部互连部件上形成蚀刻停止层，其中操作(d)包括使用所述硬掩模作为蚀刻掩模在所述电介质层中形成暴露蚀刻停止层的通孔，且操作(g)包括使用单次湿法蚀刻工艺，同时清除被所述通孔暴露的蚀刻停止层和所述沟槽硬掩模，由此暴露所述下部互连部件。
9.如权利要求8所述的方法，其中所述蚀刻停止层和沟槽硬掩模是使用同样的材料形成的。
10.如权利要求1所述的方法，其中操作(c)包括在所述电介质层上形成硬掩模层，在所述硬掩模层上形成界定所述通孔的光致抗蚀剂图案，以及使用所述光致抗蚀剂图案作为蚀刻掩模构图所述硬掩模层；以及操作(d)包括使用所述光致抗蚀剂图案和硬掩模作为蚀刻掩模来干法蚀刻所述电介质层，由此形成所述通孔。
11.如权利要求1所述的方法，其中操作(e)包括使用界定所述沟槽的光致抗蚀剂图案来形成沟槽硬掩模，以及清除所述光致抗蚀剂图案；且操作(f)包括使用所述沟槽硬掩模作为蚀刻掩模，在所述电介质层相对于所述沟槽硬掩模的蚀刻选择性等于或大于30∶1的条件下，对所述电介质层进行干法蚀刻，由此形成所述沟槽。
12.如权利要求11所述的方法，其中所述硬掩模是使用BN形成的，且所述电介质层是使用氧化物层形成的。
13.如权利要求12所述的方法，其中所述干法蚀刻是使用CxFy和CxHyFz之一作为主要蚀刻气体进行的。
14.如权利要求1所述的方法，其中所述上部互连线是铜互连线。
15.如权利要求14所述的方法，其中所述电介质层是使用FSG和SiOC之一形成的。
16.一种制造双金属镶嵌互连的方法，包括(a)在衬底上形成下部互连部件；(b)在所述下部互连部件上形成蚀刻停止层；(c)在所述蚀刻停止层上形成电介质层；(d)在所述电介质层上形成BN硬掩模；(e)使用所述BN硬掩模作为蚀刻掩模在所述电介质层中形成暴露所述蚀刻停止层的通孔；(f)通过构图所述BN硬掩模形成界定沟槽的沟槽硬掩模；(g)形成和所述通孔相连接的沟槽，在其中使用所述沟槽硬掩模作为蚀刻掩模部分蚀刻所述电介质层形成上部互连线；(h)通过使用磷酸溶液进行湿法蚀刻清除所述沟槽硬掩模；(i)通过清除被所述通孔暴露的蚀刻停止层，暴露所述下部互连部件；(j)通过使用互连材料填充所述沟槽和通孔形成上部互连线。
17.如权利要求16所述的方法，其中操作(d)包括在所述电介质层上形成BN硬掩模层，在所述BN硬掩模层上形成界定所述通孔的光致抗蚀剂图案，以及使用所述光致抗蚀剂图案作为蚀刻掩模构图所述BN硬掩模；且操作(e)包括通过所述使用光致抗蚀剂图案和BN硬掩模作为蚀刻掩模对所述电介质层进行干法蚀刻，形成暴露所述蚀刻停止层的通孔。
18.如权利要求17所述的方法，其中操作(f)包括使用界定所述沟槽的光致抗蚀剂图案形成所述沟槽硬掩模，以及清除所述光致抗蚀剂图案；且操作(g)包括使用所述沟槽硬掩模作为蚀刻掩模，在所述电介质层相对于所述沟槽硬掩模的蚀刻选择性等于或大于30∶1的条件下，对所述电介质层进行干法蚀刻，由此形成所述沟槽。
19.如权利要求18所述的方法，其中所述干法蚀刻是使用CxFy和CxHyFz之一作为主要蚀刻气体进行的。
20.如权利要求18所述的方法，其中所述上部互连线是铜互连线。
21.如权利要求20所述的方法，其中所述电介质层是使用FSG和SiOC之一形成的。
全文摘要
在一种制造双金属镶嵌互连的方法中，确保了可靠的沟槽轮廓。该方法包括在衬底上形成下部互连部件，在下部互连部件上形成电介质层，在电介质层上形成硬掩模，通过使用硬掩模作为蚀刻掩模在电介质层中形成通孔，通过对硬掩模进行构图形成界定沟槽的沟槽硬掩模，形成和通孔相连接的沟槽，在其中使用沟槽硬掩模作为蚀刻掩模部分蚀刻电介质层形成上部互连线，并使用湿法蚀刻清除沟槽硬掩模，以及通过使用互连材料填充沟槽和通孔来形成上部互连线。
文档编号H01L21/768GK1728358SQ200510088138
公开日2006年2月1日 申请日期2005年7月29日 优先权日2004年7月29日
发明者吴赫祥, 郑周赫, 金一球 申请人:三星电子株式会社