专利名称：半导体装置及其制造方法
技术领域：
本发明涉及一种半导体装置，更具体地，涉及半导体装置及其制造方法。尽管本发明适合于宽范围的应用，但其特别适合于以在STI边缘区域上预先执行规定的预处理的方式形成具有均匀厚度的高电压装置栅氧化物层。
背景技术：
近来，随着半导体装置设计技术逐渐以高度集成化发展，集成于一个半导体芯片上的系统已经被尝试。这样的单芯片的实施发展成一种将控制器，存储器，以低电压驱动的电路，和其它元件的功能组合成一个芯片的技术。
为减小系统的大小，用于调节系统功率的起输入和输出端作用的电路可被并入一个芯片。这可以通过使高电压和低电压晶体管统一到一个芯片中得以实现。
为将高和低电压装置集成于一个芯片时，高电压装置的栅氧化物层应比低电压装置的厚。因此，双栅氧化物层被典型地使用。与由化学气相沉积(CVD)形成的氧化物层相比，由热氧化形成的氧化物层典型地优选作为双栅氧化物层。
对于使用厚氧化物层作为栅氧化物层的高电压装置，氧化物层的边缘受其周边区域周围的结构的影响。如果栅氧化物层的厚度减小，关断电流由于此影响而增加。关断电流的增加使装置的静态功耗增加，从而对该装置的工作具有负面影响，并导致击穿电压下降。同样，关断电流的增加限制了高电压装置的制造。
图1A-1F是说明制造双栅氧化物层的常规方法的横断面图。
参照图1A，在半导体基板10上限定有源区域和无源区域。通过STI浅沟槽隔离(STI)在半导体基板10的无源区域上形成装置隔离层12。
半导体装置通过接收高电压或低电压驱动。半导体装置可分类成在高电压驱动的高电压装置和/或在低电压驱动的低电压装置。因此半导体基板10的有源区域分为用以形成高电压装置的区域(高电压装置区域)和用以形成低电压装置的区域(低电压装置区域)，以实施高和低电压装置两者的功能。在设计电路中每个区域都加以考虑。
随后，当无源区域被掩模图案覆盖时，在半导体基板10上执行离子植入，以在有源区域形成阱区14。
参照图1B和图1C，在半导体基板上执行湿氧化以形成第一栅氧化物层16，其为双栅氧化物层的较厚部分。
光阻剂(photoresist)涂覆在半导体基板上。执行曝光和显影以形成光阻剂图案18，其暴露无源区域和低电压装置区域。通过将光阻剂图案18用作掩模进行蚀刻来图案化第一栅氧化物层16以仅在高电压装置区域上形成第一栅氧化物层图案16a。
参照图1D，执行规定光阻剂剥离工艺以去除光阻剂图案18。然后使用NO气体在低电压装置区域上执行热氧化，以形成第二栅氧化物层(未示出)。随后，形成第二栅氧化物层图案20，其对应于双栅氧化物层的薄部分。这样做时，在半导体基板10和第二栅氧化物层图案20的界面上形成氮化物层19。随后，在半导体基板上形成多晶硅层22，以形成一栅电极。
参照图1E，通过使用栅电极图案掩模同时选择性蚀刻多晶硅层22，第一栅氧化物层图案16a，和第二栅氧化物层图案20，在高电压装置区域形成用于高电压装置的第一栅电极24，并且在低电压装置区域形成用于低电压装置的第二栅电极26。因此，形成了包括第一和第二栅电极24和26的双栅电极。
参照图1F，进行在半导体基板10的有源区形成浅结的轻离子植入，以便形成轻掺杂漏(LDD)区28。这样做时，第一和第二栅电极24和26被用作掩模并通过轻离子植入掺杂以预定的离子。
随后，通过依次进行指定的沉积和蚀刻，轻掺杂漏(LDD)和高温低压电介质(HLD)间隔物30分别在第一和第二栅电极24和26的侧壁上形成。
将第一和第二栅电极24和26和间隔物30作为掩模，通过进行重离子植入(heavy ion implantation)，形成源/漏区32。
随后，将诸如Ti、Co等的金属沉积在半导体基板上。通过进行指定的退火和蚀刻，在第一和第二栅电极24和24以及源/漏区32上形成硅化物(例如，自对准硅化物)。
在形成双栅氧化物层时，通过湿氧化形成相对厚的第一栅氧化物层。第一栅氧化物层通过光刻法来图案化，然后通过剥离去除。随后，在有NO气体的情况下，进行热氧化固定，以便形成相对薄的第二栅氧化物层。
然而，在通过常规方法形成双栅氧化物层的情况下，如图2所示，氧化反应在STI边缘缓慢发生而导致变薄效应(thinning effect)，使得高电压装置区域上的栅氧化物层变薄。在此情况下，由于该栅氧化物层厚度不规则，栅氧化物层的质量和鲁棒性被降级。为防止变薄效应，可以不通过热氧化，而是通过化学气相沉积(CVD)来形成栅氧化物层。通过CVD形成的栅氧化物层的质量会比通过热氧化形成的栅氧化物层差。
发明内容
因此，本发明指向一种半导体装置及其制造方法，其基本上消除了可归因于相关领域的限制和缺点一种或多种问题。
本发明提供一种半导体装置及其制造方法，在其中在STI边缘进行指定预处理之后通过热氧化形成双栅氧化物层，其结果是借助热氧化的高质量氧化物层，以及可以保持均匀的高电压装置区域的栅氧化物层厚度。
本发明另外的优点和特征一部分将在后面的描述中加以阐明，并且一部分基于对以下的研究，对本领域的一般技术人员是显而易见的。本发明的这些和其它优点，可以通过在书面描述和权利要求以及附图中特别提出的结构加以实现和获得。
为实现这些和其它优点，并且按照本发明，如这里所实施的和广泛描述的，按照本发明的半导体装置包括半导体基板，其被分成有源区域和无源区域，该有源区域包括高电压装置区域和低电压装置区域；半导体基板的无源区域上的装置隔离层；以及半导体基板的高电压装置区域上的栅氧化物层，该栅氧化物层具有大体均匀的厚度。
所述半导体装置可进一步包括装置隔离层的边缘上的缓冲氧化物层。
所述装置隔离层也可包括与半导体基板的有源区域相邻的部分上的牺牲氧化物层；牺牲层上的衬氧化物层(liner oxide layer)；以及衬氧化物层上的间隙填充氧化物层。
所述装置隔离层可包括与半导体基板的有源区域相邻的部分上的衬氧化物层，其在与半导体基板顶表面接触的部分具有圆形横断面；以及衬氧化物层上的间隙填充氧化物层。
所述装置隔离层可包括从半导体基板顶表面突出的部分，并且该突出部分的横向侧(lateral side)具有相对于半导体基板顶表面的大于90°的角。
所述栅氧化物层可以包括热氧化物层。
在本发明的一个方面中，制造半导体装置的方法包括步骤准备半导体基板，其被分成包括高电压装置区域和低电压装置区域的有源区域及无源区域；在半导体基板的无源区域上形成装置隔离层，以及在半导体基板的高电压装置区域上形成栅氧化物层以便具有均匀的厚度。
所述装置隔离层形成步骤可包括步骤在半导体基板的无源区域中形成沟槽；在沟槽的内表面上形成牺牲氧化物层；在牺牲氧化物层上形成衬氧化物层；以及在衬氧化物层上间隙填充氧化物层以填上(fill up)所述沟槽。
所述装置隔离层形成步骤可包括步骤在半导体基板的无源区域中形成沟槽；在沟槽的内表面上形成衬氧化物层，以便在与半导体基板顶表面接触的部分具有圆形横断面；以及在衬氧化物层上形成间隙填充氧化物层，以便填上所述沟槽。
该方法可进一步包括步骤在形成衬氧化物层之前，蚀刻无源区域中的沟槽的上边缘附近的半导体基板。
沟槽的上边缘附近的半导体基板可以在700℃到800℃的温度范围内，使用HCl和H2的混合气体蚀刻。
所述沟槽形成步骤可包括步骤在半导体基板上形成氮化物层图案以暴露对应于无源区域的部分，以及通过将氮化物层图案用作掩模来蚀刻所暴露的无源区域的半导体基板。
该方法可进一步包括步骤在形成衬氧化物层之前蚀刻氮化物层图案，以将负坡度提供给沟槽边缘附近的氮化物层图案的部分。换言之，所蚀刻的部分形成大于90°的相对于顶表面的内角。
所述装置隔离层形成步骤可包括步骤在半导体基板上形成氮化物层图案以暴露对应于无源区域的部分；蚀刻氮化物层图案以将正坡度提供给无源区域附近的氮化物层图案的部分；使用所蚀刻的氮化物层图案在所暴露的半导体基板中形成沟槽；以及在沟槽中形成装置隔离层。换言之，所得到的氮化物层图案的部分形成相对于顶表面小于90的内角。
所述装置隔离层可以被形成为从半导体基板的顶表面突出，并且该突出部分的横向侧具有相对于半导体基板顶表面大于90°的角。
该方法可进一步包括步骤通过在包括装置隔离层的整个半导体基板上进行热氧化在装置隔离层和半导体基板之间以及半导体基板顶表面上形成氧化物层，以及从半导体基板顶表面去除氧化物层。
所述氧化物层可以为300-700厚。
应理解，本发明的前面的概述和下面的详述均为示例性的和说明性的，并且旨在提供对所要求的本发明作进一步解释。
附图提供了对本发明的进一步理解，说明了本发明的示例性实施例以及与说明书一起用于解释本发明的原理。在附图中，图1A-1F是按照常规工艺制造双栅氧化物层的方法的横断面图；图2是SEM图片，示出在STI沟槽边缘周围常规形成的薄的高电压装置栅氧化物层；图3A到3D是按照本发明的第一实施例制造的栅氧化物层的横断面图；图4A到4C是按照本发明的第二实施例制造的栅氧化物层的横断面图；图5A到5D是按照本发明的第三实施例制造的栅氧化物层的横断面图；图6A到6C是按照本发明的第四实施例制造的栅氧化物层的横断面图；以及图7A到7C是按照本发明的第五实施例制造的栅氧化物层的横断面图。
具体实施例方式
现在将详细参考本发明的实施例，其实例在附图中说明。在任何可能的情况下，相同的参考数字将在整个附图中被用来参考相同或类似的部分。
在形成栅氧化物层之前，本发明可采用几个过程来保持STI边缘区域上的栅氧化物层的均匀厚度，以及在使用STI形成高电压装置栅氧化物层时保证使用热氧化的高质量氧化物层。
图3A到3D是按照本发明的示例性第一实施例制造的栅氧化物层的横断面图。
参考图3A，氧化物层(未示出)和氮化物层(未示出)被顺序堆叠在包括有源区域和无源区域(装置隔离区域)的半导体基板100上。光阻剂图案(未示出)在氮化物层上形成暴露对应于无源区域的氮化物层的部分。通过将光阻剂图案用作掩模，氮化物层，氧化物层，和半导体基板100被顺序蚀刻以便形成用于STI的沟槽T。
参照图3B和3C，牺牲氧化物层111和衬氧化物层112在沟槽T的内表面上顺序形成。沟槽T然后被间隙填充氧化物层113填充。牺牲氧化物层111，衬氧化物层112，和间隙填充氧化物层113共同配置装置隔离层110。同样，装置隔离层110的厚度可通过牺牲氧化物层111的附加厚度来增加。
参照图3D，高电压装置栅氧化物层120由热氧化在半导体基板上形成。这样做时，缓冲氧化物层120a在装置隔离层110的衬和牺牲氧化物层112和111的顶表面上形成。具体而言，缓冲氧化物层120a可具有比栅氧化物层120小的厚度。由于缓冲氧化物层120a的存在，在半导体基板的高电压装置区域上所形成的栅氧化物层120可具有均匀的厚度。换言之，在通过热氧化形成氧化物层的情况下，对应的氧化物层的部分相对薄，因为在装置隔离层周围缓慢地发生氧化反应。因此，除了氧化物层的相对薄的部分，其余氧化物层被用作栅氧化物层。
图4A到4C是按照本发明的示例性第二实施例制造的栅氧化物层的横断面图。
参考图4A，氧化物层(未示出)和氮化物层(未示出)被顺序堆叠在包括有源区域和无源区域(装置隔离区域)的半导体基板200上。光阻剂图案(未示出)在氮化物层上形成以暴露对应于无源区域的氮化物层的部分。通过将光阻剂图案用作掩模，氮化物层，氧化物层，和半导体基板100被顺序蚀刻以便形成用于STI的沟槽T。
参考图4B，蚀刻沟槽T的上边缘的区域中的半导体基板200的边缘以具有缓的坡度或倾斜度，其使氧化反应在沟槽的边缘区域中的充分进行。这可防止后来所形成的高电压装置栅氧化物层具有不规则的厚度。半导体基板200的边缘部分可以在700℃到800℃的温度范围内，使用HCl和H2的混合气体蚀刻。可替换地，边缘部分可以通过溅射工艺来圆化(round off)。
参考图4C，装置隔离层210在沟槽T中形成。高电压装置栅氧化物层220然后通过热氧化形成。热氧化通过注入O2气在700℃到750℃的温度范围内200托(Torr)的压力下进行。因此，栅氧化物层220可在装置隔离层210的边缘区域上保持均匀的厚度。
图5A到5D是按照本发明的示例性第三实施例制造的栅氧化物层的横断面图。
参考图5A，氧化物层310和氮化物层320被顺序堆叠在包括有源区域和无源区域(装置隔离区域)的半导体基板300上。光阻剂图案(未示出)在氮化物层上形成以暴露对应于无源区域的氮化物层320的部分。通过将光阻剂图案用作掩模，氮化物层320，氧化物层310，和半导体基板300被顺序蚀刻以便形成用于STI的沟槽T。
参考图5B和5C，与沟槽T的边缘区域相邻的氮化物层320被蚀刻以便形成一角度，例如，具有相对于装置顶表面小于90°的内角。衬氧化物层330然后在沟槽T的内表面形成。沟槽T的上横向侧上的衬氧化物层330的部分具有圆形横断面以便提供加速以后执行的热氧化中的氧化反应的环境。因此，可防止沟槽T附近以后将形成的高压装置栅氧化物层的减小厚度。
参考图5D，间隙填充氧化物层340在衬氧化物层330上形成以填上沟槽T。随后，栅氧化物层350通过热氧化在半导体基板的高电压装置区域中形成。因此，栅氧化物层350可保持均匀的厚度。
图6A到6C是按照本发明的示例性第四实施例制造的栅氧化物层的横断面图。
参考图6A，氧化物层(未示出)和氮化物层(未示出)被顺序堆叠在包括有源区域和无源区域(装置隔离区域)的半导体基板400上。光阻剂图案(未示出)在氮化物层上形成以暴露对应于无源区域的氮化物层的部分。通过将光阻剂图案用作掩模来蚀刻氮化物层。经蚀刻的氮化物层然后又以相对于装置的表面小于90°的内角回蚀(etch back)以便形成氮化物层图案410。通过将氮化物层图案410用作掩模来蚀刻半导体基板以便形成用于STI的沟槽T。
参考图6B，在沟槽T内装置隔离层420通过热氧化形成。装置隔离层420的部分从半导体基板400的上表面突出到氮化物层图案410。换言之，突出的隔离层420具有正倾斜度。
参考图6C，栅氧化物层430通过热氧化在半导体基板的高电压装置区域上形成。因为从半导体基板400的表面突出的装置隔离层420的部分具有正角，即，相对于所述表面大于90°的外角，氧化反应在装置隔离层420的区域中的半导体基板400的表面上积极地(actively)发生。因此，能够获得总体上具有均匀厚度的栅氧化物层。
图7A到7C是按照本发明的示例性第五实施例制造的栅氧化物层的横断面图。
参考图7A，沟槽形成于半导体基板500的无源区域上。衬氧化物层510形成于沟槽的内表面上。间隙填充氧化物层520形成于衬氧化物层510上以填上该沟槽。然后进行化学机械抛光(CMP)以便平坦化该基板。
参考图7B，热氧化进行于半导体基板上，以便在衬氧化物层510区域中的半导体基板内以及该半导体基板的顶表面上形成牺牲氧化物层530。然后将牺牲氧化物层从半导体基板顶表面通过蚀刻去除。
参考图7C，栅氧化物层540通过热氧化形成于半导体基板500的高电压装置区域上。这样做时，连同栅氧化物层540，缓冲氧化物层540a产生于衬氧化物层510和牺牲氧化物层530上。缓冲氧化物层540a形成得比栅氧化物层540薄。因此，由于缓冲氧化物层540a的存在，半导体基板500的高电压装置区域上的栅氧化物层540可保持均匀的厚度。换言之，在通过热氧化形成氧化物层的情况下，氧化反应在装置隔离层周围缓慢进行以产生薄的氧化物层。除该薄部分之外的氧化物层的剩余部分被用作栅氧化物层。
在以上对本发明示例性实施例的描述中，STI间隙填充氧化物层的硅表面上的部分从STI边缘向STI的中心收缩。在高电压装置区域上的厚栅氧化物层中，较多的硅形成于边缘表面。特别地，通过防止高电压装置区域上所形成的栅氧化物层的厚度从STI中心向STI边缘变薄，栅氧化物层可保持其均匀的厚度。因此，具有优良电特性和高质量的氧化物层可通过热氧化形成。
因此，在按照本发明的半导体装置及其制造方法中，在进行对STI边缘区域的指定预处理之后通过热氧化形成双栅氧化物层。因此，尽管是热氧化，高电压装置区域的栅氧化物层厚度可被均匀地保持，以便保证优良的电特性以及获得比借助CVD的氧化物层好的借助热氧化的高质量氧化物层。
对本领域的技术人员显而易见，可在本发明的精神和范围内对本发明做出各种修改和变化。这样，本发明意在覆盖落入所附权利要求及其等价物范围之内的对该发明的修改和变化。
权利要求
1.一种半导体装置，包括半导体基板，具有有源区域和无源区域，所述有源区域包括高电压装置区域和低电压装置区域；装置隔离层，其在半导体基板的无源区域上；以及栅氧化物层，其在半导体基板的高电压装置区域上，该栅氧化物层具有均匀的厚度。
2.权利要求1的半导体装置，进一步包括在装置隔离层的边缘上的缓冲氧化物层。
3.权利要求1的半导体装置，所述装置隔离层包括与半导体基板相邻的部分上的牺牲氧化物层；牺牲层上的衬氧化物层；以及衬氧化物层上的间隙填充氧化物层。
4.权利要求1的半导体装置，所述装置隔离层包括，与半导体基板相邻的部分上的衬氧化物层，其在与半导体基板的顶表面接触的部分具有圆形横断面；以及衬氧化物层上的间隙填充氧化物层。
5.权利要求1的半导体装置，其中所述装置隔离层包括从半导体基板的顶表面突出的部分，并且其中所突出的部分的横向侧具有相对于半导体基板的顶表面大于90°的外角。
6.权利要求1的半导体装置，其中所述栅氧化物层包括通过热氧化过程形成的热氧化物层。
7.一种制造半导体装置的方法，包括步骤准备具有有源区域和无源区域的半导体基板，所述有源区域具有高电压装置区域和低电压装置区域；在半导体基板的无源区域上形成装置隔离层；以及在半导体基板的高电压装置区域上形成栅氧化物层，以具有均匀的厚度。
8.权利要求7的方法，其中所述装置隔离层形成步骤包括步骤在半导体基板的无源区域中形成沟槽；在沟槽的内表面上形成牺牲氧化物层；在牺牲氧化物层上形成衬氧化物层；以及在衬氧化物层上形成间隙填充氧化物层以便填上所述沟槽。
9.权利要求7的方法，所述装置隔离层形成步骤包括步骤在半导体基板的无源区域中形成沟槽；在沟槽的内表面上形成衬氧化物层，使在与半导体基板的顶表面接触的部分具有圆形横断面；以及在衬氧化物层上形成间隙填充氧化物层以便填上所述沟槽。
10.权利要求9的方法，进一步包括步骤在形成衬氧化物层之前，蚀刻在无源区域中的沟槽的上边缘的半导体基板。
11.权利要求10的方法，其中在700℃到800℃的温度范围内，使用包括HCl和H2的混合气体来蚀刻在所述沟槽的上边缘的半导体基板。
12.权利要求9的方法，所述沟槽形成步骤包括步骤在半导体基板上形成暴露对应于无源区域的部分的氮化物层图案；以及将氮化物层图案用作掩模来蚀刻所暴露部分的半导体基板。
13.权利要求12的方法，进一步包括步骤在形成衬氧化物层之前，蚀刻在沟槽的边缘附近的氮化物层图案的部分，使得经蚀刻的部分形成小于90°的相对于装置顶表面的内角。
14.权利要求7的方法，所述装置隔离层形成步骤包括步骤在半导体基板上形成暴露对应于无源区域的部分的氮化物图案；蚀刻在无源区域的氮化物层图案的部分，使得氮化物层图案的所述部分具有相对于装置顶表面小于90°的内角；使用经蚀刻的氮化物层图案在所暴露的半导体基板上形成沟槽；以及在沟槽中形成装置隔离层。
15.权利要求14的方法，其中所述装置隔离层被形成为从半导体基板顶表面突出，并且其中所突出的部分的横向侧具有相对于半导体基板的顶表面大于90°的外角。
16.权利要求7的方法，进一步包括步骤通过在包括装置隔离层的整个半导体基板上进行热氧化，在装置隔离层和半导体基板之间以及半导体基板的顶表面上形成氧化物层；以及从半导体基板的顶表面去除氧化物层。
17.权利要求16的方法，其中所述氧化物层具有300-700的厚度。
全文摘要
提供了一种半导体装置及其制造方法。在对STI边缘区域进行规定的预处理后，通过热氧化形成双栅氧化物层，其结果是，借助热氧化的高质量氧化物层，以及高电压装置区域的均匀保持的栅氧化物层厚度。本发明包括被分成有源区域和无源区域的半导体基板，所述有源区域包括高电压装置区域和低电压装置区域；半导体基板的无源区域上的装置隔离层；以及半导体基板的高电压装置区域上的栅氧化物层，该栅氧化物层具有均匀的厚度。
文档编号H01L21/822GK1819198SQ20051013761
公开日2006年8月16日 申请日期2005年12月26日 优先权日2004年12月31日
发明者金昌男 申请人:东部亚南半导体株式会社