专利名称：：半导体装置及其制法的制作方法
技术领域：
：本发明涉及一种半导体装置及其制法，特别是涉及一种可供垂直电性堆叠的半导体装置及其制法。
背景技术：
：由于通讯、网络、及电脑等各式可携式(Portable)电子产品及其周边产品轻薄短小的趋势的日益重要，且所述电子产品朝多功能及高性能的方向发展，以满足半导体封装件高积集度(Integration)及微型化(Miniaturization)的封装需求，且为求提升单一半导体封装件的性能(ability)与容量(capacity)以符合电子产品小型化、大容量与高速化的趋势，现有技术是以半导体封装件多芯片模块化(MultichipModule;MCM)的形式呈现，以在单一封装件的基板(如基板或导线架)上接置至少二个以上的芯片。请参阅图1，即显示一现有技术以水平间隔方式排列的多芯片半导体封装件。如图所示，此半导体封装件包含有一基板100;—第一芯片110，具有相对的主动面110a和非主动面110b，且其非主动面110b黏接至该基板100上，并以第一导线120将该第一芯片110的主动面110a电性连接至该基板100;以及一第二芯片140，具有相对的主动面140a和非主动面140b，其非主动面140b黏接至该基板100并与该第一芯片间隔一定的距离，再以第二导线150将该第二芯片140的主动面140a电性连接至该基板100。上述现有技术多芯片半导体封装件的主要缺点在于为避免芯片间的导线误触，须以一定的间隔来黏接各该芯片，故若需黏接多个的芯片则需于基板上布设大面积的芯片接置区域(DieAttachmentArea)以容设所需数量的芯片，此举将造成成本的增加及无法满足轻薄短小的需求。请参阅图2，是显示现有技术如美国专利第6，538,331号所揭露以叠晶方式(Stacked)将第一芯片110'及第二芯片140'叠接于基板100'上，同时各该叠接芯片相对下层芯片偏位(off-set)—段距离，以方便该第一及第二芯片110，，140，分别打设焊线120，，150，至该基板100，。此方法虽可较前述以水平间隔方式排列多芯片的技术节省基板空间，但是其仍须利用焊线技术电性连接芯片及基板，使芯片与基板间电性连接质量易受焊线的线长影响而导致电性不佳，同时由于该些芯片于堆叠时仍须偏移一段距离，且加上焊线设置空间的影响，而依旧可能造成芯片堆叠面积过大而无法容纳更多芯片。为此，美国专利US6,642，081、5，270，261及6，809，421揭露一种利用硅贯通电极(ThroughSiliconVia,TSV)技术以供多个半导体芯片得以垂直堆叠且相互电性连接。但是其制造过程过于复杂且成本过高，因此欠缺产业实用价值。是以，如何解决上述现有技术多芯片堆叠问题，并开发一种不致增加面积而可有效在封装件中整合更多芯片以提升电性功能，同时避免使用焊线技术所导致电性不佳及因使用硅贯通电极(TSV)所导致制造过程过于复杂且成本过高的多芯片堆叠结构及制法，实为目前亟欲解决的问题。
发明内容鉴于前述现有技术的缺陷，本发明的主要目的是提供一种半导体装置及其制法，得以在不增加面积下，于半导体封装件中整合更多的心片。本发明的另一目的是提供一种半导体装置及其制法，从而可以较简便的方式制造，避免使用硅贯通电极(TSV)所导致制造过程过于复杂且成本过高问题。本发明的再一目的是提供一种半导体装置及其制法，可供多个半导体芯片直接电性连接，避免使用焊线技术所导致电性不佳问题。为达到前述及其它目的，本发明的半导体装置的制法包括提供包含有多个芯片的晶圆及承载板，该晶圆及该芯片具有相对的主动面及非主动面，该芯片的主动面上设有多个焊垫，且该承载板具有底板与设于该底板上的多个导电线路，以供该晶圆非主动面间隔一绝缘层而与该承载板的底板及导电线路相接合；于相邻芯片的焊垫间形成多个第一凹槽；于该第一凹槽内填覆绝缘胶层，再于该绝缘胶层形成第二凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置；于该第二凹槽处形成金属层，并使该金属层电性连接至相邻芯片的焊垫及该承载板的导电线路；沿各该芯片间进行切割，以使设于该承载板上的各该芯片相互分离，并于该芯片之上贴覆第一胶片；移除该承载板的底板而外露出该导电线路及该绝缘层，以于该导电线路及该绝缘层上贴覆第二胶片；以及移除该第一胶片，以将各该芯片由该第二胶片上取下(pick-up)，以形成多个半导体装置。前述制法中，该承载板的制法包括提供一金属材料的底板；于该金属底板上形成第一阻层，并令该第一阻层形成有多个外露出该金属底板的开口；于该开口中电镀形成导电线路；移除该第一阻层。另外该绝缘层可先覆盖于该底板及导电线路上而构成承载板的一部分，再供晶圆接置其上；亦或该绝缘层可预先覆盖于该晶圆非主动面上，以供黏置于该承载板的底板及导电路线上。通过前述的制法，本发明复揭示一种半导体装置，包括绝缘层，具有相对的顶面及底面；导电线路，设于该绝缘层底面周围；芯片，具有相对的主动面及非主动面，以通过其非主动面而接置于该绝缘层顶面上，且于该主动面上形成有多个焊垫；绝缘胶层，形成该芯片及绝缘层侧边；以及金属层，设于该芯片主动面边缘及该绝缘胶层侧边，以电性连接该芯片的焊垫及该绝缘层底面的导电线路。另外，本发明的半导体装置及其制法是于形成金属层后，复可于该芯片主动面及该金属层上覆盖一介电层，再将该底板移除，以于绝缘层上形成一拒焊层，并令该拒焊层形成有外露该导电线路的开口，以供植设如焯球的导电元件，再沿各该芯片间进行切割，以形成多个晶圆级芯片尺寸半导体装置(wafer-levelCSP)。因此，本发明的半导体装置及其制法主要是提供一包含有多个芯片的晶圆，以将其接置于具有绝缘层、多个导电线路及底板的承载板上，并对应相邻芯片主动面的焊垫间形成多个外露出该导电线路的第一凹槽，以于该第一凹槽内填覆绝缘胶层，再于该绝缘胶层形成第二凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置，从而于该第二凹槽处形成电性连接相邻芯片主动面焊垫及该导电线路的金属层，接着沿各该芯片间进行切割，使设于该承载板上的各该芯片相互分离，并于该芯片之上贴覆第一胶片，再移除该承载板的底板而外露出该导电线路及该绝缘层，以于该导电线路及该绝缘层上贴覆第二胶片，最后通过移除该第一胶片以将各该芯片可由该第二胶片上取下(pick-up),以供形成多个半导体装置。后续制程即可将其一半导体装置的导电线路通过热压合(ThermalCompression)方式热压并电性连接基板上，或直接利用热压合方式使其中一半导体装置导电线路热压并电性连接至另一半导体装置的金属层，以形成多芯片的3D堆叠结构。如此，将可在不致增加堆叠面积情况下有效整合更多芯片以提升电性功能，同时避免使用焊线技术所导致电性不佳及因使用硅贯通电极(TSV)所导致制造过程过于复杂且成本过高等问题。图1为现有技术以水平间隔方式排列的多芯片半导体封装件剖面示意图2为美国专利第6,538,331号所公开的以叠晶(Stacked)方式进行多芯片堆叠的半导体封装件剖面示意图3A至图3L为本发明的半导体装置及其制法第一实施例的示意图3D'为本发明的半导体装置的制法中晶圆与承载板相接的另一实施例示意图4为将本发明第一实施例的半导体装置进行堆叠的剖面示意图；图5A至图5D为本发明的半导体装置及其制法第二实施例的示意图；以及图6为将本发明第二实施例的半导体装置进行堆叠的剖面示意图。元件符号说明100基板110第一芯片110a主动面110b非主动面120焊线140第二芯片140a主动面140b非主动面150焊线100'基板110'第一芯片120'焊线140，第二芯片150'焊线20承载板21底板22第一阻层220第一阻层开口23导电线路24绝缘层30芯片31第一凹槽31，第二凹槽310绝缘胶层32导电层33第二阻层331第二阻层开口34金属层35介电层351介电层开口36拒焊层37导电元件40第一胶片50第二胶片60基板具体实施例方式以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。第一实施例请参阅图3A至图3L，为本发明的半导体装置及其制法第一实施例的示意图。如图3A至图3C所示，提供一如铜(Cu)的金属材料的底板21，于该底板21上形成第一阻层22，并令该第一阻层22形成有多个外露出该底板21的开口220，藉以在该开口220中电镀形成包括如金/钯/镍(Au/Pd/Ni)等材料的导电线路23。接着，移除该第一阻层22，并于该底板21上形成覆盖该导电线路23及该底板21的绝缘层24，而该绝缘层24的材料例如为B阶段(B-stage)的环氧树脂(印oxy)或聚亚酰胺(Polyimide)，藉以可形成包括有底板21、设于该底板21上的多个导电线路23、及覆盖该底板21及导电线路23的绝缘层24的承载板20。如图3D所示，同时提供一包含有多个芯片30的晶圆300，并将该晶圆300接置于该承载板30的绝缘层24上，而该晶圆300及该芯片30具有相对的主动面30a及非主动面30b，该芯片30的主动面30a上设有多个焊垫301，另外，该晶圆300可预先进行如研磨等薄化作业，以令该晶圆300厚度约为50150um。另外，上述的绝缘层24亦可预先覆盖于该晶圆300及该芯片30的非主动面30b上，以供黏置于该底板21的导电路线23上(如图3D，所示)。如图3E所示，于各相邻芯片30主动面的焊垫301间以蚀刻或切割等方式形成多个第一凹槽31，且该第一凹槽31深度至少至该承载板20的导电线路23位置。如图3F及图3G所示，于该第一凹槽31内形成绝缘胶层310，并以蚀刻或切割方式于该绝缘胶层310形成第二凹槽31'，该第二凹槽31'宽度小于第一凹槽31宽度以使部分绝缘胶层310仍覆盖于该芯片侧边，且该第二凹槽31，深度至少至该承载板20的导电线路23位置，该绝缘胶层310的材料为例如聚酰亚胺(Polyimide)。如图3H所示，于该晶圆300主动面及该第二凹槽31，表面利用如溅镀(sputtering)或蒸镀(vaporizing)等方式形成导电层32，以令该导电层32形成于该晶圆300主动面及该绝缘胶层310上，并通过该绝缘胶层310形成于该芯片30与该导电层32之间以增加该芯片30与该导电层32的绝缘性及附着性，，而该导电层32例如为焊块底部金属层(UBM)，且其材料例如为钛/铜/镍(Ti/Cu/Ni)、钛化钨/金(TiW/Au)、铝/镍化钒/铜(Al/NiV/Cu)、钛/镍化钒/铜(Ti/NiV/Cu)、钛化钨/镍(TiW/Ni)、钛/铜/铜(Ti/Cu/Cu)、钛/铜/铜/镍(Ti/Cu/Cu/Ni)等。接着于该导电层32上形成第二阻层33，并令该第二阻层33形成有对应该第二凹槽31，处的第二阻层开口331。如图31所示，通过电镀方式以于该第二阻层开口331中形成如铜层及焊锡层(Cu/Solder)或镍层及焊锡层(Ni/Solder)的金属层34，并使该金属层34电性连接至相邻芯片30的焊垫301及该承载板20的导电线路23。如图3J所示，移除该第二阻层33及蚀刻去除其相对所覆盖的导电层32，并沿各该芯片30间进行切割，以使设于该承载板20上的各该芯片30相互分离。该切割位置对应于第二凹槽31'处，该切割宽度小于第二凹槽31，宽度，以使部分金属层残留于该芯片主动面边缘及芯片侧边绝缘层上，从而供各该芯片30仍可通过金属层34电性连接其焊垫301及导电线路23，且该切割深度大于第二凹槽31，深度，以使相邻芯片30间电性分离。接着于该芯片30之上贴覆第一胶片40，该第一胶片40的材料为紫外线胶带(U.VTape)或蓝带(BlueTape)等。如图3K及图3L所示，移除该承载板20的底板21而外露出该导电线路23及绝缘层24，再将第二胶片50贴覆于该导电线路23及绝缘层24上，其中，该底板21可通过蚀刻方式移除，而该第二胶片50的材料可为紫外线胶带或蓝带等。接着，即可移除该第一胶片40，从而使各该芯片30可由该第二胶片50上取下(pick-up)，以供后续进行置晶或叠晶作业。通过前述的制法，本发明还提供一种半导体装置，包括绝缘层24，具有相对的顶面及底面；导电线路23，设于该绝缘层24底面周围；芯片30，具有相对的主动面30a及非主动面30b，以通过该非主动面30b而接置于该绝缘层24顶面上，且于该主动面30a上形成有多个焊垫301;绝缘胶层310，形成该芯片30及绝缘层24侧边；以及金属层34，设于该芯片30主动面边缘及绝缘胶层310侧边，以电性连接该芯片30的焊垫301及该绝缘层24底面的导电线路23。另于该金属层34与该绝缘胶层310及芯片30间复包括有一导电层32，该导电层32为焊块底部金属层(UBM)。复请参阅图4，后续制程即可将通过前述制得的其一半导体装置由该第二胶片上取下，并通过热压合(thermalcompression)方式使其中一半导体装置导电线路23热压并电性连接至基板60上，或直接利用热压合(thermalcompression)方式使其中一半导体装置导电线路23热压并电性连接至另一半导体装置的金属层34，以形成多芯片的三维(3D)堆叠结构。因此，本发明的半导体装置及其制法主要提供一包含有多个芯片的晶圆，以将其接置于具有绝缘层、多个导电线路及底板的承载板上，并对应相邻芯片主动面的焊垫间形成多个外露出该导电线路的第一凹槽，以于该第一凹槽内填覆绝缘胶层，再于该绝缘胶层形成第二凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置，从而于该第二凹槽处形成电性连接相邻芯片主动面焊垫及该导电线路的金属层，接着沿各该芯片间进行切割，使设于该承载板上的各该芯片相互分离，并于该芯片之上贴覆第一胶片，再移除该承载板的底板而外露出该导电线路及该绝缘层，以于该导电线路及该绝缘层上贴覆第二胶片，最后通过移除该第一胶片以将各该芯片可由该第二胶片上取下(pick-叩)，以供形成多个半导体装置。后续制程即可将其一半导体装置的导电线路通过热压合方式热压并电性连接基板上，或直接利用热压合方式使其中一半导体装置导电线路热压并电性连接至另一半导体装置的金属层，以形成多芯片的3D堆叠结构。如此，将可在不致增加堆叠面积情况下有效整合更多芯片以提升电性功能，同时避免使用焊线技术所导致电性不佳及因使用硅贯通电极(TSV)所导致制造过程过于复杂且成本过高等问题。第二实施例请参阅图5A至图5D，为本发明的半导体装置及其制法第二实施例的示意图。同时为简化本图示，本实施例中对应前述相同或相似的元件采用相同标号表示。如图5A及图5B所示，本实施例的半导体装置及其制法与前述实施例大致相同，主要差异在于形成如铜层及焊锡层(Cu/Solder)或镍层及焊锡层(Ni/Solder)的金属层34后，复于该芯片主动面及该金属层上覆盖一介电层35，该介电层35的材料如聚亚酰胺或环氧树脂(印oxy)等。如图5C所示，再通过蚀刻方式将该底板21移除，以于绝缘层24上形成一拒焊层36(例如绿漆(soldermask))，并令该拒焊层36形成有外露该导电线路23的开口，以供植设如焊球的导电元件37。如图5D所示，沿各该半导体芯片30间进行切割，以形成多个晶圆级芯片尺寸半导体装置(wafer-levelChipScalePackage)。通过前述的制法，本发明还提供一种半导体装置，包括绝缘层24，具有相对的顶面及底面；导电线路23，设于该绝缘层24底面周围；拒焊层36，形成于该绝缘层的24底面上，且该拒焊层36形成有开口以外露出导电线路23;芯片30，具有相对的主动面30a及非主动面30b，以藉该非主动面30b而接置于该绝缘层24顶面上，且于该主动面30a上形成有多个焊垫301;绝缘胶层310，形成该芯片30及绝缘层24侧边；金属层34，设于该芯片30主动面边缘及绝缘胶层310侧边，以电性连接该芯片30的焊垫301及该绝缘层24底面的导电线路23;以及介电层35，覆盖于该芯片主动面及该金属层上。另于该拒焊层开口中植设有导电元件37，且该金属层34与该芯片30间复包括有一导电层32，该导电层32为焊块底部金属层。复请参阅图6，后续制程即可将通过前述制得的其一半导体装置上的介电层35形成有外露该金属层34的开口351，并直接利用热压合方式使其中一半导体装置的导电元件37热压并电性连接至另一半导体装置的金属层34，以形成半导体装置的堆叠结构(packageonpackage)。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以本发明权利要求书的范围依据。权利要求1.一种半导体装置的制法，包括提供包含有多个芯片的晶圆及承载板，该晶圆及该芯片具有相对的主动面及非主动面，该芯片的主动面上设有多个焊垫，且该承载板具有底板及设于该底板上的多个导电线路，以供该晶圆非主动面间隔一绝缘层而与该承载板的底板及导电线路相接合；于相邻芯片的焊垫间形成多个第一凹槽；于该第一凹槽内填覆绝缘胶层，并于该绝缘胶层形成第二凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置；于该第二凹槽处形成金属层，并使该金属层电性连接至相邻芯片的焊垫及该承载板的导电线路；沿各该芯片间进行切割，使设于该承载板上的各该芯片相互分离，并于该芯片上贴覆第一胶片；移除该承载板的底板而外露出该导电线路及该绝缘层，以于该导电线路及该绝缘层上贴覆第二胶片；以及移除该第一胶片，以将各该芯片由该第二胶片上取下，以形成多个半导体装置。2.根据权利要求1所述的半导体装置的制法，其中，该承载板的制法包括提供一金属材料的底板；于该金属底板上形成第一阻层，并令该第一阻层形成有多个外露出该金属底板的开口；于该开口中电镀形成导电线路；以及移除该除该第一阻层。3.根据权利要求1所述的半导体装置的制法，其中，该晶圆是预先进行薄化作业后再置于该承载板上。4.根据权利要求1所述的半导体装置的制法，其中，该第二凹槽宽度小于第一凹槽宽度以使部分绝缘胶层覆盖于该芯片侧边，且沿各该芯片间进行切割时的切割位置对应于第二凹槽处，该切割宽度小于第二凹槽宽度，以使部分金属层残留于该芯片主动面边缘及芯片侧边绝缘层上，从而供该芯片通过金属层电性连接其焊垫及导电线路，且该切割深度大于第二凹槽深度，以使相邻芯片间电性分离。5.根据权利要求1所述的半导体装置的制法，其中，该第二凹槽处的金属层的制法包括于该晶圆主动面及第二凹槽表面形成导电层，于该导电层上形成第二阻层，并令该第二阻层形成有对应该第二凹槽处的开口；于该第二阻层开口中形成金属层，并使该金属层电性连接至相邻芯片的焊垫及该承载板导电线路；以及移除该第二阻层及其所覆盖的导电层。6.根据权利要求5所述的半导体装置的制法，其中，该导电层为焊块底部金属层，利用溅镀及蒸镀的其中一方式形成，且其材料为钛/铜/镍、钛化钨/金、铝/镍化钒/铜、钛/镍化钒/铜、钛化钨/镍、钛/铜/铜、钛/铜/铜/镍的其中一者。7.根据权利要求1所述的半导体装置的制法，其中，该第一胶片及第二胶片的材料为紫外线胶带及蓝带的其中一者，该绝缘胶层的材料为聚酰亚胺，该金属层为铜层及焊锡层与镍层及焊锡层的其中一者，该绝缘层的材料为B-stage的环氧树脂及聚亚酰胺的其中一者。8.根据权利要求1所述的半导体装置的制法，其中，该绝缘层是先覆盖于该底板及导电线路上而构成承载板的一部分，再供晶圆接置其上。9.根据权利要求1所述的半导体装置的制法，其中，该绝缘层预先覆盖于该晶圆非主动面上，以供黏置于该承载板的底板及导电路线上。10.—种半导体装置，包括绝缘层，具有相对的顶面及底面；导电线路，设于该绝缘层底面周围；芯片，具有相对的主动面及非主动面，以通过其非主动面而接置于该绝缘层顶面上，且于该主动面上形成有多个焊垫；绝缘胶层，形成该芯片及绝缘层侧边；以及金属层，设于该芯片主动面边缘及该绝缘胶层侧边，以电性连接该芯片的焊垫及绝缘层底面的导电线路。11.根据权利要求10所述的半导体装置，其中，该绝缘层的材料为B-stage的环氧树脂及聚亚酰胺的其中一者，该金属层为铜层及焊锡层与镍层及焊锡层的其中一者，该绝缘胶层的材料为聚酰亚胺。12.根据权利要求10所述的半导体装置，其中，该晶圆是经薄化。13.根据权利要求10所述的半导体装置，其中，该金属层与该绝缘胶层及该芯片间复包括有导电层。14.根据权利要求13所述的半导体装置，其中，该导电层为焊块底部金属层，且其材料为钛/铜/镍、钛化钨/金、铝/镍化钒/铜、钛/镍化钒/铜、钛化鸽/镍、钛/铜/铜、钛/铜/铜/镍的其中一者。15.—种半导体装置的制法，包括提供包含有多个芯片的晶圆及承载板，该晶圆及该芯片具有相对的主动面及非主动面，该芯片的主动面上设有多个焊垫，且该承载板具有底板与设于该底板上的多个导电线路，以供该晶圆非主动面间隔一绝缘层而与该承载板的底板及导电线路相接合；于相邻芯片的焊垫间形成多个第一凹槽；于该第一凹槽内填覆绝缘胶层，并于该绝缘胶层形成第二凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置；于该第二凹槽处形成金属层，并使该金属层电性连接至相邻芯片的焊垫及该承载板的导电线路；于该芯片主动面及该金属层上覆盖介电层，并移除该承载板的底板，以于该绝缘层上形成拒焊层，并使该拒焊层形成有外露该导电线路的开口，以供植设导电元件；以及沿各该芯片间进行切割，以形成多个半导体装置。16.根据权利要求15所述的半导体装置的制法，其中，该承载板的制法包括提供一金属材料的底板；于该金属底板上形成第一阻层，并令该第一阻层形成有多个外露出该金属底板的开口；于该开口中电镀形成导电线路；以及移除该除该第一阻层。17.根据权利要求15所述的半导体装置的制法，其中，该晶圆是预先进行薄化作业后再置于该承载板上。18.根据权利要求15所述的半导体装置的制法，其中，该绝缘层的材料为B-stage的环氧树脂及聚亚酰胺的其中一者，该绝缘胶层的材料为聚酰亚胺，该金属层为铜层及焊锡层与镍层及焊锡层的其中一者，该介电层的材料为聚亚酰胺及环氧树脂的其中一者。19.根据权利要求15所述的半导体装置的制法，其中，该第二凹槽处的金属层的制法包括.-于该晶圆主动面及该第二凹槽表面形成导电层；于该导电层上形成第二阻层，并令该第二阻层形成有对应该第二凹槽处的开口；于该第二阻层开口中形成金属层，并使该金属层电性连接至相邻芯片的焊垫及该承载板导电线路；以及移除该第二阻层及其所覆盖的导电层。20.根据权利要求19所述的半导体装置的制法，其中，该导电层为焊块底部金属层，是利用溅镀及蒸镀的其中一方式形成，且其材料为钛/铜/镍、钛化钨/金、铝/镍化钒/铜、钛/镍化钒/铜、钛化鸨/镍、钛/铜/铜、钛/铜/铜/镍的其中一者。21.根据权利要求15所述的半导体装置的制法，其中，该第二凹槽宽度小于第一凹槽宽度以使部分绝缘胶层覆盖于该芯片侧边，且沿各该芯片间进行切割时的切割位置对应于第二凹槽处，该切割宽度小于第二凹槽宽度，以使部分金属层残留于该芯片主动面边缘及芯片侧边绝缘层上，从而供该芯片通过金属层电性连接其焊垫及导电线路，且该切割深度大于第二凹槽深度，以使相邻芯片间电性分离。22.根据权利要求15所述的半导体装置的制法，其中，该绝缘层是先覆盖于该底板及导电线路上而构成承载板的一部分，再供晶圆接置其上。23.根据权利要求15所述的半导体装置的制法，其中，该绝缘层预先覆盖于该晶圆非主动面上，以供黏置于该承载板的底板及导电路线上。24.—种半导体装置，包括绝缘层，具有相对的顶面及底面；导电线路，设于该绝缘层底面周围；拒焊层，形成于该绝缘层的底面上，且该拒焊层形成有开口以外露出导电线路，以供设置导电元件；芯片，具有相对的主动面及非主动面，以通过其非主动面而接置于该绝缘层顶面上，且于该主动面上形成有多个焊垫；绝缘胶层，形成该芯片及绝缘层侧边；金属层，设于该芯片主动面边缘及该绝缘胶层侧边，以电性连接该芯片的焊垫及绝缘层底面的导电线路；以及介电层，覆盖于该芯片主动面及该金属层上。25.根据权利要求24所述的半导体装置，其中，该绝缘层的材料为B-stage的环氧树脂及聚亚酰胺的其中一者，该绝缘胶层的材料为聚酰亚胺，该金属层为铜层及焊锡层与镍层及焊锡层的其中一者，该介电层的材料为聚亚酰胺及环氧树脂的其中一者。26.根据权利要求24所述的半导体装置，其中，该晶圆是经薄化。27.根据权利要求24所述的半导体装置，其中，该金属层与该绝缘胶层及该芯片间复包括有导电层。28.根据权利要求27所述的半导体装置，其中，该导电层为焊块底部金属层，且其材料为钛/铜/镍、钛化钨/金、铝/镍化钒/铜、钛/镍化钒/铜、钛化钨/镍、钛/铜/铜、钛/铜/铜/镍的其中一者。全文摘要一种半导体装置及其制法，将包含有多个芯片的晶圆接置于具有绝缘层、多个导电线路及底板的承载板上，并对应相邻芯片主动面的焊垫间形成外露出该导电线路的第一凹槽，并于该第一凹槽内填覆绝缘胶层，再于该绝缘胶层形成第二凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置，从而于该第二凹槽处形成电性连接相邻芯片主动面焊垫及该导电线路的金属层，接着沿各该芯片间进行切割以分离各该芯片，并于该芯片上贴覆第一胶片，再移除该承载板的底板以于该导电线路及该绝缘层上贴覆第二胶片，并移除该第一胶片以将各该芯片由该第二胶片上取下，以形成多个半导体装置。后续可利用形成于该些半导体装置的金属层进行相互堆叠及电性连接，以构成多芯片的堆叠结构。文档编号H01L23/48GK101290894SQ20071010440公开日2008年10月22日申请日期2007年4月19日优先权日2007年4月19日发明者张锦煌,黄建屏,黄致明申请人:矽品精密工业股份有限公司