专利名称：半导体封装的堆叠组合及其使用的可堆叠式半导体封装件的制作方法
技术领域：
本发明涉及一种多个半导体封装件高密度3D堆叠的架构，特别是涉及 一种能增加引脚高温固着力与焊接面积，可提高堆叠组合抗冲击性，另使 外引脚特定形状能不增加导线架的制造成本与制程步骤，并可以防止焊接 点断裂的以导线架的引脚裁切端面扣接的半导体封装的堆叠组合及其使用 的可堆叠式半导体封装件。
背景技术：
随着电子产品的微小化，其内部的电路板亦越来越小，表面可供安装 半导体封装元件的面积亦缩小。以往可以将多个半导体封装件以并排 (side-by-side)方式直接接合到电路板，但是在先进的微小化电子产品上 将无法达成，故有人提出可以将多个半导体封装件纵向3D堆叠以符合小型 表面接合面积与高密度元件设置的要求，达到半导体封装的堆叠组合，即称 之为层叠封装装置(Package-On-Package device, POP)。基于成本的考量 与既有设备的共用性，可以利用外引脚的焊接达到半导体封装的堆叠。
请参阅图1及图2所示，图1是一种现有习知的半导体封装的堆叠组 合的前视示意图，图2是局部侧视示意图。 一种现有习知半导体封装的堆 叠组合100，主要包含一第一半导体封装件110以及至少一堆叠在该第一半 导体封装件110上的第二半导体封装件120。该第一半导体封装件110为习 知的具有外引脚的封装结构型态，其包含有一晶片111、 一导线架的复数个 外引脚112以及一封胶体113。其中，该些外引脚112，是用以表面接合至 一外部印刷电路板(图未绘出)。该第二半导体封装件120，包含有一晶片 121、 一导线架的复数个外引脚122以及一封胶体123。其中，第二半导体 封装件120的外引脚122是外露于该封胶体123,约为I形脚，以焊料130 连接至第一半导体封装件110的外引脚112的一区段，其是邻近该封胶体 113。由于焊接面积过于狭窄，并且该些引脚122受热容易位移，故当该半 导体封装的堆叠组合100受到热循环、热沖击或碰撞冲击时，容易造成焊 料130的断裂，或是部分引脚122的断裂。
由此可见，上述现有的半导体封装的堆叠组合在结构与使用上，显然 仍存在有不便与缺陷，而亟待加以进一步改进。为解决上述存在的问题，相 关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被
发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关 业者急欲解决的问题。因此如何能创设一种新型结构的半导体封装的堆叠 组合及其使用的可堆叠式半导体封装件，实属当前重要研发课题之一，亦成 为当前业界极需改进的目标。
有鉴于上述现有的半导体封装的堆叠组合存在的缺陷，本发明人基于 从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运 用，积极加以研究创新，以期创设一种新型结构的以导线架的引脚裁切端面 扣接的半导体封装的堆叠组合及其使用的可堆叠式半导体封装件，能够改 进一般现有的半导体封装的堆叠组合，使其更具有实用性。经过不断的研 究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发 明。
发明内容
本发明的主要目的在于，克服现有的半导体封装的堆叠组合存在的缺 陷，而提供一种新型结构的以导线架的引脚裁切端面扣接的半导体封装的 堆叠组合及其使用的可堆叠式半导体封装件，所要解决的技术问题是使其 具有能够增加引脚高温固着力与焊接面积，藉以提高该堆叠组合的抗冲击 性的功效，非常适于实用。
本发明的次一目的在于，提供一种新型结构的以导线架的引脚裁切端 面扣接的半导体封装的堆叠组合及其使用的可堆叠式半导体封装件，所要 解决的技术问题是使外引脚的特定形状能不增加导线架的制造成本与制程 步骤，并可达到防止焊接点断裂的功效，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依
据本发明提出的一种半导体封装的堆叠组合，其包含 一第一半导体封装 件，其包含至少一第一晶片、 一导线架的复数个第一外引脚以及一第一封胶 体，其中该些第一外引脚是外露于该第一封胶体；以及至少一第二半导体封 装件，其设置于该第 一半导体封装件上，该第二半导体封装件包含至少一第 二晶片、 一导线架的复数个第二外引脚以及一第二封胶体，其中该些第二 外引脚是外露于该第二封胶体；其中，至少一第二外引脚是形成有一具有 n形缺口的裁切端面，并且该些第二外引脚的裁切端面是扣接并焊接至对 应第一外引脚的一区段。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的半导体封装的堆叠组合，其中所述的n形缺口的宽度是可大致 相等于对应第一外引脚的宽度。
前述的半导体封装的堆叠组合，其中所述的n形缺口的宽度是可不大 于对应第二外引脚的宽度，并且该些第一外引脚于邻近第一封胶体的区段
具有内凹的缺口 ，藉以缩小引脚宽度可供该些n形缺口的扣接。
前述的半导体封装的堆叠组合，其另包含有焊料，其连接该些第二外引
脚的裁切端面与对应第一外引脚的区段。
前述的半导体封装的堆叠组合，其中所述的该些第一外引脚的坪接区
段是可邻近于对应第一外引脚的一弯折处。
前述的半导体封装的堆叠组合，其中所述的该些第二外引脚是可为垂
直型态的I型脚。
前述的半导体封装的堆叠组合，其中所述的该些第一外引脚是可为海 鷗脚。
前述的半导体封装的堆叠组合，其中所述的第二封胶体是可叠合接触 于该第一封胶体。
前述的半导体封装的堆叠组合，其中所述的第 一晶片与该第二晶片是 可为记忆体晶片。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据 本发明提出的一种可堆叠式半导体封装件，用以设置于另一半导体封装件 上，其主要包含一晶片、 一导线架的复数个外引脚以及一封胶体，其中该些 外引脚是外露于该封胶体，其中，至少一外引脚是形成设有一具有n形缺 口的裁切端面，用以扣接并焊接至下方外引脚的一 区段。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的可堆叠式半导体封装件，其中所述的n形缺口的宽度是可大致
相等于下方外引脚的宽度。
前述的可堆叠式半导体封装件，其中所述的n形缺口的宽度是可不大
于对应第二外引脚的宽度。
前述的可堆叠式半导体封装件，其中所述的该些外引脚是可为垂直型 态的I型脚。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案 可知，本发明的主要技术内容如下
为了达到上述目的，本发明提供了一种半导体封装的堆叠組合，主要 包含一第一半导体封装件以及至少一第二半导体封装件。该第一半导体封 装件包含至少 一第 一 晶片、 一导线架的复数个第 一外引脚以及一第 一封胶 体。该第二半导体封装件设置于该第一半导体封装件上，该第二半导体封 装件包含至少 一第二晶片、 一导线架的复数个第二外引脚以及一第二封胶 体，其中该些第二外引脚是外露于该第二封胶体。其中，至少一第二外引脚 是形成有一具有n形缺口的裁切端面，并且该些第二外引脚的裁切端面是 扣接并焊接至对应第一外引脚的一区段，藉以增加该些引脚的焊接面积，并 能够提高该堆叠组合的抗冲击性。另外，为了达到上述目的，本发明另提供
揭示了 一种可堆叠的半导体封装件。
借由上述技术方案，本发明以导线架的引脚裁切端面扣接的半导体封 装的堆叠组合及其使用的可堆叠式半导体封装件至少具有下列优点及有益 效果
1、 本发明的半导体封装的堆叠组合及其使用的可堆叠式半导体封装 件，具有能够增加引脚高温固着力与焊接面积，而可以提高该堆叠组合的抗 冲击性的功效，非常适于实用。
2、 另外，本发明的半导体封装的堆叠组合及其使用的可堆叠式半导体 封装件，使外引脚的特定形状能够不增加导线架的制造成本与制程步骤，并 可以达到防止焊接点断裂的功效，从而更加适于实用。
综上所述，本发明是有关于一种半导体封装的堆叠组合及其使用的可 堆叠式半导体封装件。该半导体封装的堆叠组合，主要包含复数个相互堆 叠的半导体封装件，每一半导体封装件包含至少一晶片、 一导线架的复数 外引脚以及一封胶体，而该些外引脚是外露于该些封胶体。其中一上层的半
导体封装件的至少 一外引脚，其形成有一具有n形缺口的裁切端面，用以扣 接至一下层半导体封装件的对应外引脚的一区段并以焊料焊接。因此，该堆 叠组合具有较大的堆叠引脚的焊接面积与较强的引脚固着性，可以提高焊 点的抗沖击性、抗热沖击性与抗热循环疲劳性。本发明具有上述诸多优点 及实用价值，其不论在产品结构或功能上皆有较大改进,在技术上有显著的 进步，并产生了好用及实用的效果，且较现有的半导体封装的堆叠组合具有 增进的突出功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细说明如下。
图1是一种现有习知的半导体封装的堆叠组合的前视示意图。 图2是现有习知的半导体封装的堆叠组合的局部侧视示意图。 图3是依据本发明的第一具体实施例， 一种半导体封装的堆叠组合的前 视示意图。
图4是依据本发明的第一具体实施例，该半导体封装的堆叠组合的局部 侧视示意图。
图5是依据本发明的第一具体实施例，该半导体封装的堆叠组合的外引 脚局部放大立体示意图。
图6是依据本发明的第一具体实施例，该堆叠组合的一半导体封装件在
模封后与裁切引脚达到单体分离的局部示意图。
图7是依据本发明的第二具体实施例， 一种半导体封装的堆叠组合的局 部侧一见示意图。
图8是依据本发明的第二具体实施例，一种半导体封装的堆叠组合的外
引脚示意图。
100半导体封装的堆叠组合110第一半导体封装件
111曰tt 曰曰巧112外引脚
113封胶体120第二半导体封装件
121晶片122外引脚
123封胶体130焊料
200半导体封装的堆叠组合210第一半导体封装件
211第一晶片212第一外引脚
213第一封胶体220第二半导体封装件
221第二晶片222第二外引脚
223第二封胶体224裁切端面
225n形缺口230焊料
310框条400半导体封装的堆叠组合
410第一半导体封装件411第一外引脚
412第一封胶体413缺口
420第二半导体封装件421第二外引脚
422第二封胶体423裁切端面
424n形缺口
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的以导线架的引脚裁切 端面扣接的半导体封装的堆叠组合及其使用的可堆叠式半导体封装件具体 实施方式、结构、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图 式较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式
的说明，当 可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体 的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以 限制。
请参阅图3与图4所示，是本发明的第一具体实施例所揭示的一种以 导线架的引脚裁切端面扣接的半导体封装的堆叠组合及其使用的可堆叠式 半导体封装件。请参阅图3所示，是依据本发明的第一具体实施例， 一种半导体封装. 的堆叠组合的前视示意图。本发明较佳实施例的 一种半导体封装的堆叠组
合200，主要包含一第一半导体封装件210以及至少一第二半导体封装件 220。该第二半导体封装件220則是该半导体封装的堆叠组合所使用的可堆
叠式半导体封装件。
上述的第一半导体封装件210，是可为单晶片封装或多晶片封装，其包 含至少一第一晶片211、 一导线架的复数个第一外引脚212以及一第一封胶 体213。
该第一晶片211，是以利用焊线或凸块等电性连接至该些第一外引脚 212并被该第一封胶体213封胶固定。
该些第一外引脚212，是外露于该第一封胶体213的两相对侧或四周侧 边。在本实施例中，该些第一外引脚212是海鸣脚(gu11 lead)。
上述的第二半导体封装件220,设置于该第一半导体封装件210上，该 第二半导体封装件220包含至少一第二晶片221、 一导线架的复数个第二外 引脚222以及一第二封胶体223，其中
该些第二外引脚222,是外露于该第二封胶体223的两相对侧或四周侧 边。其中，如图5所示，是依据本发明的第一具体实施例，该半导体封装 的堆叠组合的外引脚局部放大立体示意图，至少一第二外引脚222是形成 有一具有n形缺口 225的裁切端面224，并且该些第二外引脚222的裁切端 面224是扣接并焊接至对应第一外引脚212的一区段，藉以增加该些第二 外引脚222的焊接面积与提供了 n形焊接表面，故能够承受或吸收更大的 应力，而提高了该堆叠组合200的抗沖击性、抗掉落性、抗热循环性与抗 热冲击性。
通常该第一晶片211与该第二晶片221,是可为记忆体晶片，如快闪记 忆体或是动态随机存取记忆体，藉以提高记忆体容量又不会增加表面接合 面积。
其中，该些第一外引脚212，其一焊接区段是为邻近于该第一封胶体 213，或可位于该些第一外引脚212的弯折处。而该些第二外引脚222是可 为垂直型态的I型脚，以使该些第二外引脚222的裁切端面224能焊接至 该些第一外引脚212。
如图3所示，该半导体封装的堆叠组合200可另包含有焊料230，其是连 接该些第二外引脚222的裁切端面224与对应第一外引脚212的区段。较 佳地，该n形缺口 225的宽度是为可大致相等于对应第一外引脚212的宽 度，以避免在焊接的高温时该些第二外引脚222受到热应力而位移产生空焊 的情形。
较佳地，该第二封胶体223，是可叠合接触于该第一封胶体213，以缩
小层叠封装的厚度，并可分散该些第二外引脚222所承受的应力。
此外，请再参阅图5所示，上述的n形缺口 225，是形成于第二外引脚 222的裁切端面224。依该第二半导体封装件220的制程中，从提供导线架 到模封之后，该n形缺口 225仍未形成。请参阅图6所示，是依据本发明 的第一具体实施例，该堆叠组合的一半导体封装件在模封后与裁切引脚达 到单体分离的局部示意图，该第二封胶体223已经形成，该些第二外引脚 222是一体连接在一导线架的框条310(tie bar，称之联结杆或系杆，与第 二外引脚222为相同金属材质并形成于同一导线架)，在预定形成n形缺口 225的位置是可为一封闭孔。直到封装件的单体化分离时，从导线架的框条 310裁切分断该些第二外引脚222，该些裁切端面224与其n形缺口 225可 为同时形成，在后续的弯折该些第二外引脚222时可与现有习知的步骤相 同，故不会增加导线架的制造成本与制程步骤，并可以达到防止焊接点断裂 的功效。
请参阅图7及图8所示，图7是依据本发明的第二具体实施例， 一种 半导体封装的堆叠组合的局部侧视示意图，图8是半导体封装的堆叠组合 的外引脚示意图。本发明所揭示的第二具体实施例，用以说明外引脚的形 状变化。本发明第二具体实施例的一种半导体封装的堆叠组合400,主要包 含一第一半导体封装件410以及至少一可堆叠式第二半导体封装件420。其 主要元件与第一实施例所述结构相同，其中
该第一半导体封装件410，包含一密封晶片的第一封胶体412以及由该 第一封胶体412延伸出的一导线架的复数个第一外引脚411。
该第二半导体封装件420，是叠设于该第一半导体封装件410上，该第 二半导体封装件420包含一密封晶片的第二封胶体422以及由该第二封胶 体422延伸出的一导线架的复数个第二外引脚421。
其中，至少一第二外引脚421是形成有一具有n形缺口 424的裁切端面 423，并且该些第二外引脚421的裁切端面423是扣接并焊接至对应第一外 引脚411的一区段，藉以增加该些引脚的焊接面积。
如图8所示，上述的n形缺口 424的宽度是可不大于对应第二外引脚 421的宽度，并且该些第一外引脚411于邻近第一封胶体412的区段具有内 凹的缺口 413,藉以缩小，该些第一外引脚411位于扣焊接区段的宽度，可供 该些n形缺口 413的扣接。因此，可以增加上方第二引脚421的裁切端面 423与该些第一外引脚411的焊接面积，并能够避免回焊时发生引脚位移的 现象，故不会存在有空焊与焊接点断裂的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种半导体封装的堆叠组合，其特征在于其包含一第一半导体封装件，其包含至少一第一晶片、一导线架的复数个第一外引脚以及一第一封胶体，其中该些第一外引脚是外露于该第一封胶体；以及至少一第二半导体封装件，其设置于该第一半导体封装件上，该第二半导体封装件包含至少一第二晶片、一导线架的复数个第二外引脚以及一第二封胶体，其中该些第二外引脚是外露于该第二封胶体；其中，至少一第二外引脚是形成有一具有ㄇ形缺口的裁切端面，并且该些第二外引脚的裁切端面是扣接并焊接至对应第一外引脚的一区段。
2、 根据权利要求1所述的半导体封装的堆叠组合，其特征在于其中所 述的.n形缺口的宽度是大致相等于对应第一外引脚的宽度。
3、 根据权利要求1所述的半导体封装的堆叠组合，其特征在于其中所 述的n形缺口的宽度是不大于对应第二外引脚的宽度，并且该些第一外引脚于邻近第一封胶体的区段具有内凹的缺口，藉以缩小引脚宽度可供该些 n形缺口的扣接。
4、 根据权利要求1所述的半导体封装的堆叠组合，其特征在于其另包 含有焊料，其连接该些第二外引脚的裁切端面与对应第一外引脚的区段。
5、 根据权利要求1所述的半导体封装的堆叠组合，其特征在于其中所 述的该些第一外引脚的焊接区段是邻近于对应第一外引脚的一弯折处。
6、 根据权利要求1所述的半导体封装的堆叠组合，其特征在于其中所 述的该些第二外引脚是为垂直型态的I型脚。
7、 根据权利要求6所述的半导体封装的堆叠组合，其特征在于其中所 述的该些第一外引脚是为海鷗脚。
8、 根据权利要求1所述的半导体封装的堆叠组合，其特征在于其中所 述的第二封胶体是叠合接触于该第 一封胶体。
9、 根据权利要求1所述的半导体封装的堆叠组合，其特征在于其中所 述的第 一 晶片与该第二晶片是为记忆体晶片。
10、 一种可堆叠式半导体封装件，用以设置于另一半导体封装件上，其 特征在于其主要包含一晶片、 一导线架的复数个外引脚以及一封胶体，其中 该些外引脚是外露于该封胶体，其中，至少一外引脚是形成设有一具有n 形缺口的裁切端面，用以扣接并焊接至下方外引脚的一区段。
11、 根据权利要求10所述的可堆叠式半导体封装件，其特征在于其中 所述的n形缺口的宽度是大致相等于下方外引脚的宽度。
12、 根据权利要求10所述的可堆叠式半导体封装件，其特征在于其中 所述的n形缺口的宽度是不大于对应第二外引脚的宽度。
13、根据权利要求io所述的可堆叠式半导体封装件，其特征在于其中 所述的该些外引脚是为垂直型态的I型脚。
全文摘要
本发明是有关一种半导体封装的堆叠组合及其使用的可堆叠式半导体封装件，该堆叠组合包含一第一半导体封装件，其包含至少一第一晶片、一导线架的复数个第一外引脚以及一第一封胶体，其中该些第一外引脚是外露于第一封胶体；以及至少一第二半导体封装件，设于该第一半导体封装件上，该第二半导体封装件包含至少一第二晶片、一导线架的复数个第二外引脚及一第二封胶体，该些第二外引脚外露于第二封胶体；其中，至少一第二外引脚形成有一具ㄇ形缺口的载切端面，且该些第二外引脚裁切端面是扣接并焊接至对应第一外引脚的一区段，用以扣接至一下层半导体封装件对应外引脚的一区段并以焊料焊接。本发明堆叠组合具有较大的堆叠引脚的焊接面积与较强的引脚固着性，可提高焊点抗冲击性、抗热冲击性与抗热循环疲劳性。
文档编号H01L25/00GK101373759SQ20071014792
公开日2009年2月25日 申请日期2007年8月24日 优先权日2007年8月24日
发明者范文正 申请人:力成科技股份有限公司