专利名称：：半导体器件的金属前介电质层的制作方法
技术领域：
：本发明实施方式涉及一种半导体器件；更具体地，涉及一种半导体、半导体的形成方法及半导体器件的金属前介电质(PMD)层的形成方法。
背景技术：
：为了形成半导体器件的金属线，可以形成用于连接下方金属线和上方金属线的接触电极。该接触电极可以使用诸如硼磷硅玻璃(BPSG)的材料形成于金属前介电质(PMD)层之上。以下将参考附图描述用于形成金属线的相关技术。参见图1A，PMD层102可以形成于半导体衬底100上。可以通过化学气相沉积(CVD)方法在半导体衬底100上形成硼磷硅材料并通过化学机械抛光(CMP)工艺抛光该BPSG材料来形成PMD层102。可以通过氧气(02)和氩气(Ar)、3000mW的低频(LF)功率和2800mW的高频(HF)功率来蚀刻气体来执行CVD工艺。参见图1B，可以通过光刻和蚀刻工艺选择性蚀刻PMD层102，从而形成接触孔104。阻挡金属层106可以沉积在含有接触孔104的PMD层102上。可以通过连续地沉积Ti和TiN形成阻挡金属层106。尽管没有示出，在PMD层102中形成接触孔104之前，由SiH4形成的抗反射涂层可以形成于PMD层102上。参见图1C，金属层，例如，Ti层可以沉积在阻挡金属层106上并可以空隙填充接触孔104。从而可以通过CMP工艺抛光PMD层102上方的Ti层以及阻挡金属层106，以及可以在接触孔104中形成鸨插栓(plug)104a。参见图1D，通过CVD方法可以将一金属层沉积在上述所生成的(resulting)表面上。所述金属层可以包括铝(Al)。可以将Ti和TiN连续沉积在Al层之上或之下。可以通过光刻或蚀刻工艺选择性地构图Al金属层，从而形成通过钨插栓104a电连接到半导体衬底100的金属线108。然而，在金属线形成工艺的相关技术中，在其中通过CVD方法形成接触孔的PMD层界面的粘附可能不耐用，并且PMD层的一些部分可能会在随后的工艺中裂开。因此，可能会发生PMD层中的一些材料掉入半导体器件中的问题，例如，PMD层中的一些材料会掉入CMOS图像传感器(CIS)的像素区域，从而引起器件特性的降级。此外，在金属线形成工艺的相关技术中，在抛光PMD层的工艺中会有应力(stress)直接作用于PMD层。从而，会产生PMD层中的一些材料掉入半导体器件中的问题，影响到，例如，PMD层中的一些材料会掉入CIS的像素区，或覆盖标记(overlaymark)，由此引起器件特性的降级。
发明内容本发明中的一些实施方式涉及一种半导体及形成半导体的方法。本发明中的另一些实施方式涉及一种半导体器件的金属前介电质(PMD)层的形成方法。本发明实施方式涉及一种半导体器件的PMD层的形成方法，其中PMD层可以通过控制HF功率形成，从而提高PMD—致性以及减小环形缺陷(circledefect)。本发明的实施方式涉及一种半导体器件PMD层的形成方法，其中，以这样一种方式，通过可控的HF功率可以形成用于PMD层的氧化层，形成盖氧化层，以及随后通过CMP工艺抛光，从而形成PMD层，以这种方式可以减小作用于PMD层的氧化层的应力，并且使圆形缺陷的最少出现。根据本发明的实施方式，金属前介电质(PMD)层的形成方法包括使用在约2550mW到约2650mW范围内的高频(HF)功率的化学气相沉积(CVD)工艺在半导体衬底上沉积制作金属前介电质层的材料；以及抛光该材料来形成金属前介电质层。根据本发明的实施方式，一种金属前介电质(PMD)层的形成方法包括:在半导体衬底上形成氧化层；在氧化层上形成盖氧化层；并且抛光该盖氧化层来形成含有氧化层和抛光后的盖氧化层的金属前介电质层。根据本发明的实施方式，一种在半导体衬底上形成半导体器件的方法可以包括(a)通过化学气相沉积(CVD)工艺在半导体衬底上形成金属前介电质(PMD)层；(b)有选择地蚀刻该金属前介电质层来形成接触孔以及在含有该接触孔的金属前介电质层上形成阻挡金属层；(C)在该接触孔内形成接触插栓；并且(d)在其上形成有接触插栓的半导体衬底上形成通过接触插栓电连接到半导体衬底的金属线。根据本发明的实施方式，一种半导体器件可以包括通过化学气相沉积(CVD)工艺在半导体衬底上形成的金属前介电质(PMD)层；通过有选择地蚀刻金属前介电质层形成的接触孔；沉积在金属前介电质层上的阻挡金属层；在接触孔内形成的接触插栓；以及在其上形成有接触插栓的半导体衬底上形成并且通过该接触插栓电连接到半导体衬底的金属导线。图1A到图ID示出了关于相关技术PMD层的金属线形成工艺的横截面图；图2示出了根据本发明实施方式的PMD金属线形成工艺的流程图；图3示出了图2中工艺条件基础下的圆形缺陷的SEM照片；图4A到图4D示出了根据本发明实施方式的PMD金属线形成工艺的横截面图。具体实施方式参见图2，在步骤S200中PMD层形成于半导体衬底上。通过在半导体衬底上形成BPSG材料，例如通过CVD方法，PMD层形成，随后抛光该BPSG材料，例如通过CMP工艺。在实施方式中，CVD工艺可以使用氧气(02)和氩气(Ar)蚀刻气体、3000mW的LF功率以及2550到2650mW的HF功率来执行。在CVD工艺中，为了改善PMD层的一致性，可以使用2600mW的HF功率。然后，通过光刻和蚀刻工艺可以有选择地蚀刻PMD层，其形成接触孔。在步骤S202中，可以在含有接触孔的PMD层上沉积阻挡金属层。在实施方式中，在接触孔形成于PMD层中之前，由SiH4形成的抗反射涂层形成于PMD层上。其后，金属层，例如，Ti层可以沉积在阻挡金属层上并可以空隙填充接触孔。在PMD层上方的Ti层和阻挡金属层通过CMP工艺顺序抛光，从而在步骤S204中形成钨插栓，也就是，接触孔内的接触插栓。金属层可以沉积在所生成的表面上，例如通过CVD方法。金属层可以包括铝(Al)。Ti和TiN可以连续地沉积在Al层之上或之下。在步骤S206中，该金属层可以通过光刻和蚀刻工艺选择性地构图，从而形成金属线，其通过钨插栓电连接到半导体衬底。如上所述，在实施方式中，PMD层可以通过可控HF功率形成。从下面的表格1中，可以看出，PMD层的一致性得到了改善。从而可以防止某些PMD层在随后的工艺中裂开。表1<table>tableseeoriginaldocumentpage8</column></row><table>可以从表1中看出，如果通过控制HF功率为工艺条件2，PMD层在半导体衬底上形成，则PMD层的一致性得到改善。可以防止PMD在随后工艺中裂开的现象，即圆形缺陷发生的现象。在实施方式中，如果该条件应用到CIS工艺，圆形缺陷可以在工艺条件l的M3CCVD工艺步骤中在覆盖标记部分处产生，但不会在工艺条件2的T'UP-3步骤中出现，可以从图3中看出。此外，在相关技术工艺条件中，圆形缺陷在3CCVD工艺步骤中产生，但是不会在T'UP-3工艺中产生。图4A到4D是示出了根据本发明的实施方式的金属线形成工艺的横截面图。参见图4A，用于PMD层的氧化层402可以在半导体衬底400上形成。用于PMD层的氧化层402可以通过CVD方法由BPSG材料形成。在实施方式中，可以使用SiH4、02和Ar蚀刻气体、3000mW的LF功率和2550到2650mW的HF功率来执行CVD工艺。在CVD工艺中，HF功率可以是2600mW以改善用于PMD层的氧化层402的一致性。氧化层402可以形成为具有约5500A到6500A厚度。可以在氧化层402上形成用于PMD层的约4500A到5500A厚度的盖氧化层404。盖氧化层可以由正硅酸乙酯(TEOS)层形成。盖氧化层404可以利用CMP工艺抛光，从而形成含有氧化层402和抛光的盖氧化层404的PMD层。在实施方式中，盖氧化层404可以抛光为2000A到2500A的厚度。根据本发明的实施方式，在盖氧化层404形成后，氧化层402不能直接抛光，但是可以通过抛光盖氧化层404来抛光。因此，可以减小作用于氧化层402的应力。参见图4B，氧化层402和抛光的盖氧化层404可以通过光刻和蚀刻工艺选择性地蚀刻，从而形成接触孔406。阻挡金属层408可以沉积在含有接触孔406的盖氧化层404。根据本发明的实施方式，阻挡金属层408可以通过连续地沉积Ti和Ti形成。参见图4C，金属层，例如，Ti层，可以沉积在阻挡金属层408以及可以空隙填充接触孔406。盖氧化层上404上方的Ti层和阻挡金属层408可以连续地抛光，从而在接触孔406内形成钨插栓406a。参见图4D，通过CVD方法可以在生成的表面上沉积金属层。该金属层包含铝(Al)。Ti和TiN可以连续地沉积在Al层之上或之下。Al金属层可以通过光刻和蚀刻工艺选择性构图，从而形成通过钨插栓406a电连接到半导体衬底400的金属线410。根据本发明的实施方式，在通过控制HF功率形成用于PMD层的氧化层402之后，可以形成并抛光盖氧化层404，例如通过CMP工艺，并且可以由表1所述执行金属线形成工艺。因此，如表2可以看出由PMD层引起的圆形缺陷可以显著地减少。表2<table>tableseeoriginaldocumentpage10</column></row><table>从表2可以看出，在根据本发明实施方式的工艺条件2中，产生较小数量的圆形缺陷。根据本发明实施方式，PMD层可以通过控制HF功率形成。因此，可以改善PMD层的一致性，使圆形缺陷最小，以及提高半导体器件的可靠性及产此外，根据本发明的实施方式，在通过可控的HF功率形成用于PMD层的氧化层后，盖氧化层可以形成，并且随后通过CMP工艺抛光，从而形成PMD层。因此有可能减小时加到用于PMD层的氧化层的应力。因此，使圆形缺陷发生最少，并提高半导体器件的可靠性和产量。应当理解对于本领域的普通技术人员，可以对本发明的实施方式做出变型和改进。因此，本发明意欲覆盖落入本发明的所附权利要求范围内的变型和修改。应该理解，当一个层位于另一个层或衬底"之上"或"上方"时，它可以直接在另一个层或衬底上，或也可以存在中间层。权利要求1.一种方法，包括通过使用在约2550mW到2650mW范围中的高频功率的化学气相沉积工艺在半导体衬底上沉积金属前介电质层材料；以及抛光所述金属来形成金属前介电质层。2.根据权利要求1所述的方法，其特征在于，使用约2600mW的高频功率执行所述化学气相沉积工艺。3.根据权利要求1所述的方法，其特征在于，金属前介电质层材料包含氧化层。4.根据权利要求3所述的方法，其特征在于，所述金属前介电质层材料包含在所述氧化层上方的盖氧化层，其中所述盖氧化层包含具有厚度在约4500A到约5500A范围中的正硅酸乙酯。5.—种方法，包括在半导体衬底上形成氧化层；在所述氧化层上方形成盖氧化层；以及抛光所述盖氧化层以形成包含所述氧化层和所述抛光的盖氧化层的金属前介电质层。6.根据权利要求5所述的方法，其特征在于，通过化学气相沉积工艺形成具有约5500A到约6500A范围的厚度的所述氧化物层。7.根据权利要求6所述的方法，其特征在于，所述化学气相沉积工艺使用在约2550mW到2650mW范围中的高频功率。8.根据权利要求7所述的方法，其特征在于，使用2600mW的高频功率执行所述化学气相沉积工艺。9.根据权利要求5所述的方法，其特征在于，所述盖氧化物层包含正硅酸乙酯并且具有在约4500A到约5500A范围中的厚度。10.—种方法，包含通过化学气相沉积工艺在半导体衬底上方形成金属前介电质层；有选择地蚀刻所述金属前介电质层来形成接触孔并且在含有所述接触孔的所述金属前介电质层上方沉积阻挡金属层；在所述接触孔内形成接触插栓；以及在所述半导体衬底上方形成金属线，所述金属线通过所述接触插栓电连接到所述半导体衬底。11.根据权利要求10所述的方法，其特征在于，形成所述PMD层的步骤包括通过使用在约2550mW到约2650mW范围内的高频功率的化学沉积工艺在所述半导体衬底上沉积金属前介电质层；以及抛光所述金属前介电质材料来形成所述金属前介电质层。12.根据权利要求ll所述的方法，其特征在于，使用约2600mW的高频功率执行所述化学气相沉积工艺。13.根据权利要求11所述的方法，其特征在于，所述金属前介电质层包含形成的具有约5500A到6500A厚度的氧化层和在该氧化层上方且具有约4500A到约5500A厚度的盖氧化层。14.根据权利要求10所述的方法，其特征在于，形成所述PMD层的步骤包含在所述半导体衬底上方使用在约2550mW到2650mW范围中的高频功率通过所述化学气相沉积工艺形成氧化层；在所述氧化层上方形成盖氧化层；并且拋光所述盖氧化层来形成包含所述氧化层和所述抛光的盖氧化层的所述金属前介电质层。15.根据权利要求14所述的方法，其特征在于，所述氧化层形成具有约5500A到6500A的厚度并且其中所述盖氧化层形成具有约4500A到约5500A厚度。16.—种器件，包含在半导体衬底上方通过化学气相沉积工艺形成的金属前介电质层；通过有选择地蚀刻所述金属前介电质层形成的接触孔；在所述金属前介电质层上方沉积的阻挡金属层；在所述接触孔内形成的接触插栓；以及在形成所述接触插栓的所述半导体衬底上方形成并通过所述接触插栓电连接到所述半导体衬底的金属线。17.根据权利要求16所述的器件，其特征在于，通过使用在约2550mW到约2650mW范围中的高频功率的所述化学气相沉积工艺在所述半导体衬底上方沉积金属前介电质层材料形成所述金属前介电质层，并且随后抛光所述金属前介电质层材料。18.根据权利要求17所述的器件，其特征在于，所述金属前介电质层包含使用在约2550mW到约2650mW范围中的高频功率通过所述化学气相沉积工艺在所述半导体衬底上方形成氧化层；以及在所述氧化层上方形成并且随后抛光的盖氧化层。19.根据权利要求18所述的器件，其特征在于，所述氧化层形成具有约5500A到6500A的厚度，并且其中所述盖氧化层形成具有约4500A到约5500A的厚度。20.根据权利要求19所述的器件，其特征在于，使用约2600mW的高频功率执行所述化学气相沉积工艺。全文摘要本发明涉及形成金属前介电质(PMD)层的方法。根据本发明实施方式，该方法包括使用在约2550mW到约2650mW范围中的高频(HF)功率通过化学气相沉积(CVD)在半导体衬底上沉积制作金属前介电质层的材料；并抛光该材料形成金属前介电质层。文档编号H01L21/3105GK101211776SQ20071016438公开日2008年7月2日申请日期2007年10月30日优先权日2006年12月28日发明者朴庆敏申请人:东部高科股份有限公司