专利名称：半导体集成器件和该半导体集成器件的制造方法
技术领域：
本发明涉及半导体集成器件及其制造领域。本发明尤其涉及晶
体管设计领域，如MOSFET (金属氧化物半导体场效应晶体管)。
背景技术：
在半导体集成器件及其制造领域中，集成电路形成在衬底上， 该集成电路包括多个开关元件(如晶体管)。集成晶体管通常是场 效应晶体管(如金属氧化物半导体场效应晶体管)，并且可以特定 地形成为具有在衬底表面的不同侧向位置i殳置的两个源/漏区域的 平面晶体管。
通常，在形成晶体管之前，在衬底中形成掺杂阱，以向nMOS 晶体管或pMOS晶体管或其组合提供掺杂的衬底区域，用于在相对 掺杂剂类型的掺杂阱中形成包括nMOS晶体管和pMOS晶体管的 CMOS电路。各种晶体管被设置在相对掺杂剂类型的掺杂阱中，其 是n掺杂剂类型(如砷或磷)和p掺杂剂类型(如硼)中的一种。
通常，MOSFET晶体管的源/漏电极由包括已^皮注入或已被引 入到衬底中的掺杂剂的掺杂剂扩散区域形成。通常，穿过衬底表面 将掺杂剂注入到与掺杂剂的最大注入能量相对应的深度。接着，可 执行随后的热处理以便以可控的方式在衬底中扩散掺杂剂。在任意 一种情况下都形成掺杂剂扩散区域。源/漏电极包括重掺杂的主掺杂剂注入区域，其具有大约每立方厘米1018至1021个掺杂剂原子的掺
杂剂浓度。当然，根据小型化的发展和晶体管性能的改进，源/漏掺 杂剂浓度的典型范围可以随着将来技术的改变而变化。然而，典型 地，在源/漏扩散区域中获得晶体管(认为在包括晶体管的衬底区域 中)的最重掺杂剂浓度。
通常，源/漏扩散区域包括相互重叠的两个或者多个掺杂剂注入 区域，每个掺杂剂注入区域被单独地注入。多个注入步骤用于在衬 底中，尤其是在深度增加的方向(垂直于衬底表面)上以及在平行
于4于底表面方向(沿着从晶体管沟道区Jb戈开始距离增加的x方向) 上形成更复杂的掺杂剂浓度分布(concentration profile )。例3cr，可 以在沟道区域和各个源/漏扩散区域(或其主掺杂剂注入区域)之间 的距离范围内提供如LDD区域(轻微掺杂的漏区)的延伸区域，
具体地，在4交高电压下运行的晶体管包括至少 一个大的侧向尺寸的 延伸区域。然而，存储器阵列中的晶体管(如存储单元的选择晶体 管)通常也包括沟道区域和两个源/漏区i或之间的LDD区域。然而， 随着对小型化需求的增加， 一种降低晶体管宽度和每个晶体管所需 的衬底面积的方法是省略LDD区域并且在更接近于沟道区域处布 置主掺杂剂注入区域(在该应用中，其识别任意源/漏扩散区域的必 要的、重掺杂的注入区域)。在这种情况下，需要高度注意，从而 不损害晶体管的短沟道特性或其它特性。在没形成有任何LDD区 域或延伸区域的源/漏扩散区域(也被称作结)被称作"硬结"。在 硬结的情况下， <又可以应用降{氐的热预算，以防止对晶体管性能的 有害影响。
然而，延伸区域典型地用于沿着侧向降低掺杂剂浓度的侧向斜 率，更进一步地用于影响与衬底表面垂直的方向上(即，在衬底深 度增加的方向上)的掺杂剂浓度的分布。更具体地，因为通过衬底
表面被接触到的源/漏区域通常是由肖特基接触进行接触的，所以可 减小肖特基电阻。特别是，将连接至位线(通过位线接触部)的那 些源/漏电极必须沿导电路径与低电阻接触。因此，可以得到将浅接 触注入掺杂剂提供到衬底中，从而形成具有比主掺杂剂注入区域深 度小的衬底深度的浅接触注入区域。因此，增加接近衬底表面的总 掺杂剂浓度。此外，在暴露的衬底表面上可形成硅化物层，以降低 肖特基4妄触电阻。
由于浅接触注入区域的额外注入，靠近衬底表面的掺杂剂浓度 相当高。掺杂剂颗粒(注入的掺杂剂原子)使半导体衬底的单晶晶 格产生瑕疯。因此，在靠近通过其注入掺杂剂的暴露的衬底表面区 域内，衬底可^皮局部转化成非晶衬底材料。这种大大地降低电导率 的非晶化效果可以通过随后的热退火步骤进行补偿，该热退火步骤 在暴露的衬底表面和接近暴露的衬底表面对衬底材料进行再结晶。 然而，晶格中的一些瑕疯可能仍被保留。
这种瑕疯产生相应的源/漏扩散区域和衬底(即，包括在衬底中 以及嵌入晶体管的摻杂阱)之间的漏电流。更具体地，因为高度掺 杂的主掺杂剂注入区域基本上构成相应的源/漏电极并且向比浅接
触注入区域深的衬底中延伸，所以衬底中出现寄生pn结或pn 二极 管。由这种pn结引起的漏电流尤其影响读出包括选择晶体管的存 储单元中存储的数字信息的性能。因此，特别在选择晶体管情况下， 必须最小化寄生pn结和由此引起的漏电流。
用于生成陡的和过浅的源/漏分布(结分布)的已知方法是将碳 原子或氟原子共同注入到衬底中。然而，这些共同注入可能进一步 在晶格中产生瑕疯或可能引起已经存在的瑕疵，然后甚至根据退火 步骤的特性保留这些瑕疯。由于衬底中的这些瑕疵和寄生pn结，尤其是在硬结晶体管的 情况下，晶体管的期望特性和性能可能彻底地降低。例如，产生大 的结-衬底电容(即，源/漏扩散区域-衬底电容)，以及期望的击 穿电压和短沟道性能会变坏。因此，需要提供一种改进的半导体器 件，其具有在晶体管的源/漏电极和嵌入衬底之间降低的漏电流。还
需要提供用于制造半导体器件的改进工艺。
发明内容
一种半导体集成器件包括至少一个晶体管，至少一个接触结构 和衬底，该衬底包括平衬底表面和在平衬底表面下面的衬底中设置 的掺杂阱，掺杂阱包括p掺杂剂类型和n掺杂剂类型中的 一种的第 一掺杂剂类型的掺杂剂，该晶体管包括
第一源/漏扩散区域和第二源/漏扩散区域，设置在掺杂阱和沟 道区i或中，
才册才及介电部，i殳置在^"底上，
栅电极结构，在衬底表面上方和栅极介电部上方突出，4册电^ L 结构包括栅电极和包括侧向侧壁的4册电才及绝纟彖部；
其中，在村底表面上或^)"底表面上方i殳置4妄触结构，并且该才姿 触结构邻接栅电极隔离部的侧向侧壁，以及与第一源/漏扩散区域电 接触，
其中，第 一源/漏扩散区域包括重掺杂的主掺杂剂注入区域和另 一摻杂剂注入区域，两者均由第二掺杂剂类型而不是第一掺杂剂类 型的掺杂剂形成，并且空间上彼此重叠，以及
其中，另一掺杂剂注入区域延伸到比主掺杂剂注入区域深的衬 底表面下方的邱十底中。
一种半导体集成器件包括
衬底，具有在其中形成有至少一个凹槽的平坦衬底表面，
掺杂阱，设置在平坦衬底表面和凹槽下方的衬底中，掺杂阱由 第一掺杂剂类型的掺杂剂形成，该第一掺杂剂类型是p掺杂剂类型 和n掺杂剂类型中的一种，
至少一种4姿触结构，以及
晶 体管，设置在凹槽处；
其中，晶体管包括
第一源/漏扩散区域和第二源/漏扩散区域以及沟道区域，它们 全部i殳置在掺杂阱中，
栅极介电部，设置在衬底上并覆盖侧向侧壁和凹槽的底面，
栅电极结构，设置在栅极介电部上并填充凹槽，栅电极结构在 凹槽外部的衬底表面上方突出，并且包括栅电极和具有侧向侧壁的 才册电才及隔离部；
其中，在衬底表面上或衬底表面上方设置接触结构，并且该接 触结构邻接栅电极隔离部的侧向侧壁，以及电接触第一源/漏扩散区 域，
其中，第 一源/漏扩散区域包括重掺杂的主掺杂剂注入区域和另 一掺杂剂注入区域，两者均由第二掺杂剂类型而不是第 一掺杂剂类 型的掺杂剂形成，并且空间上4皮此重叠，以及
其中，另 一掺杂剂注入区域延伸到比主掺杂剂注入区域深的衬 底表面下方的4于底中。
一种半导体集成器件包括至少一个晶体管、至少一个接触结 构以及衬底，该衬底包括平坦衬底表面和设置在衬底中的平坦衬底 表面下方的掺杂阱，掺杂阱包括第一掺杂剂类型的掺杂剂，该掺杂 第一掺杂剂类型是p掺杂剂类型和n掺杂剂类型中的一种，该晶体 管包括
第 一源/漏扩散区域和第二源/漏扩散区域，设置在掺杂阱和沟 道区i或中，
才册才及介电部，i殳置在^i"底上，
栅电极结构，在衬底表面上方和栅极介电部上方突出，栅电极 结构包括4册电极和包含具有侧向侧壁的隔离物(spacer)的栅电极 隔离部；
其中，在衬底表面上或衬底表面上方设置接触结构，并且该接 触结构邻接隔离物的侧向侧壁以及电接触第一源/漏扩散区域，
其中，第 一源/漏扩散区域包括重掺杂的主掺杂剂注入区域和另 一掺杂剂注入区域，两者均由第二掺杂剂类型而不是第 一掺杂剂类 型的掺杂剂形成，并且空间上4皮此重叠，
其中，另 一掺杂剂注入区域延伸到比主掺杂剂注入区域深的衬 底表面下方的4于底中，以及其中，通过用4妻触结构填充的并且邻4妄隔离物的侧向侧壁的自 对准接触孔限定重掺杂的主掺杂剂注入区域和另一掺杂剂注入区 i或两者的侧向4立置。
一种用于制造包含至少一个晶体管的半导体集成器件的方法， 该方法包括
在包括衬底表面的衬底上形成栅极介电部，
在棚4及介电部上形成至少 一个才册电才及，
在栅电极的相对侧上形成用于衬底中第一和第二源/漏扩散区 域的重掺杂的主掺杂剂注入区域，
在栅电4及的栅4及侧壁上形成侧壁隔离物，以形成包括侧壁的隔 离才册电才及结构，
在侧向侧壁外部的4册电才及结构的相对位置上形成用于坤于底中 第 一 和第二源/漏扩散区域的另 一 掺杂剂注入区域，以及
形成接触第一源/漏扩散区域的接触结构，该接触结构以自对准 方式与4册电纟及结构邻4妄，
其中，另一掺杂剂注入区域由相同类型的掺杂剂形成，该掺杂 剂类型是p掺杂剂类型和n掺杂剂类型中的一种，另 一掺杂剂注入 区域由比主掺杂剂注入区域的掺杂剂浓度低的掺杂剂形成。
一种用于制造包括至少一个晶体管的半导体集成器件的方法， 方;去包4舌
在包括衬底表面的坤于底上形成棚4及介电部，
在栅极介电部上形成至少一个栅电极，
在栅电极的栅极侧壁上形成侧壁隔离物，以形成隔离的栅电极 结构，每个侧壁隔离物都包括侧向侧壁，
在衬底上沉积介电层，并在介电层中将至少一个自对准4妾触孔 选择性地蚀刻到相应的侧壁隔离物，至少 一个4妻触孔暴露相应的侧 壁隔离物的侧向侧壁，并且进而暴露由相应的侧壁隔离物限定的衬 底表面部分，
通过至少一个4妄触孔将用于第一源/漏扩散区i或和第二源/漏扩 散区域的重掺杂的主掺杂剂注入区域和另 一摻杂剂注入区注入到 至少 一个暴露在隔离物的侧向侧壁外部的衬底中，以及
形成与源/漏扩散区域中 一个接触的至少 一个接触结构，至少一 个才妄触结构邻^^妄相应的隔离物的侧向侧壁，
其中，每个另一掺杂剂注入区域都由相同类型的掺杂剂形成， 该类型是p掺杂剂类型和n掺杂剂类型中的一种，另 一掺杂剂注入 区域由比相应的主掺杂剂注入区域的掺杂剂浓度低的掺杂剂形成。
图1示出了根据本发明第一实施例的半导体集成器件；
图2示出了才艮据本发明第二实施例的半导体集成器件；
图3示意性示出了根据本发明实施例的源/漏扩散区域的垂直 ' 掺杂剂浓度分布；
图4示意性地示出了根据本发明实施例的侧向掺杂剂浓度分
布；
图5更详细地示出了图3的垂直掺杂剂浓度分布；以及
图6示出了根据本发明形成的包括至少 一个晶体管的半导体集 成器件；以及
图7和图8示出了根据本发明方法实施例的方法步骤。
具体实施例方式
图1示出了才艮据本发明的第一实施例的半导体器件。半导体集 成器件1包4舌衬底2,该^"底具有平坦4于底表面2a和i殳置在衬底2 中的掺杂阱3。当然，衬底可以是掺杂的衬底，掺杂阱3或者与衬 底2的全部邱于底体积、(substrate volume )对目只t应，或者可选择;也4又 在衬底体积的一部分中延伸。优选地，掺杂阱3是一个仅在衬底2 一部分中延伸的阱。掺杂阱3由n掺杂剂和p掺杂剂中的一种掺杂 剂形成。在掺杂阱3中形成晶体管10，该晶体管包括两个都设置在 掺杂阱3中的第一源/漏扩散区域15和第二源/漏掺杂剂区域16并 且限定所i殳置的沟道区i或4 (并且在其两侧i殳置)。在4于底表面2a 上设置介电层，该介电层包括栅极介电部(gate dielectric )。在介电 层上设置栅电极结构6,从而该栅电极结构6 P艮定用作4册才及介电部 5的那部分介电层。栅电极结构6包括导电栅电极7,该导电栅电 极可包括一个或多个彼此堆叠的栅电极层。栅电极结构6还包括栅 电才及隔离部8，用于隔离4册电才及7的侧壁7a和隔离4册电4及7的上表 面。因此，通过栅电极隔离部8封装栅电极。更具体地，栅电极隔 离部8在侧向上隔离栅电极7并且包括形成栅电极隔离部的一部分 的侧向侧壁8a。优选地，4册电4及隔离部8包4舌在4册电才及7的两个相 对侧壁7a中的每一个侧壁上设置的侧壁隔离物9。因此，在栅电极
结构6的相7于侧面上，相应的侧向侧壁8a形成相应的侧壁隔离物9 的侧壁。在栅电极结构6下方，覆盖有栅电极7的衬底区域构成在 第一和第二源/漏扩散区域15、 16之间设置的沟道区域4。
除沟道区域4之外，沿正的第一方向x设置第一源/漏扩散区域 15。根据本发明的第一源/漏扩散区域15包括由至少两个彼此重叠 的不同掺杂剂注入区域11、 12形成的掺杂剂浓度分布。例如通过 注入，两个掺杂剂注入区域都已经(通过不同的处理步骤或组合处 理步骤)被分别注入(或以别的方式引进到衬底中)。因此，两个 掺杂剂注入区域都包括不同的空间延伸、不同的掺杂剂浓度和/或不 同的掺杂剂种类。然而，两个掺杂剂注入区域的掺杂剂种类是相同 的掺杂剂类型(即，都是n掺杂剂类型或者都是p掺杂剂类型)。
第一源/漏扩散区域15的第一掺杂剂注入区域是基本上构成晶 体管的第一源/漏电极的主掺杂剂注入区域11。第二掺杂剂注入区 域是延伸到与第一源/漏扩散区域15的主掺杂剂注入区域11的深度 d 11相比更大深度d 12的另 一掺杂剂注入区域12 。另 一掺杂剂注入 区域12包含比主掺杂剂注入区域11的掺杂剂浓度cll低的掺杂剂 浓度c12。优选地，沿侧向x以距沟道区域4稍微大的距离进一步 地设置另 一摻杂剂注入区域12 ，其中，在面向沟道区域4的侧向侧， 在与主掺杂剂注入区域11相比的另 一掺杂剂注入区域12之间的侧 向偏移量^尤选i也可以只寸应于隔离物9的侧面厚度。
需要注意的是，隔离物9可以由 一《且两个或多个隔离物《且成， 如更接近于栅电极7设置的内部隔离物和在内部隔离物上设置并包 括才册电4 l结构6的侧向侧壁8a的外部隔离物。然而，当为另一掺 杂剂注入区i或12注入掺杂剂时，4册电才及结构6的侧向尺寸应当比 当为主掺杂剂注入区域11注入掺杂剂时存在的栅电极7(或是不完 整的栅电极结构)的侧向尺寸大些。因此，至少由主掺杂剂注入区域11和较深、4交低浓度的另一
掺杂剂注入区域12构成第一源/漏扩散区域15 (以及优选地，同样 的第二源/漏扩散区域16)的掺杂剂浓度分布。通过另一掺杂剂注 入区域12获得的掺杂剂浓度比主掺杂剂注入区域11的掺杂剂浓度 少IO和IOO之间的一个系数。在图1中，两种掺杂剂注入区域ll、 12的掺杂剂类型是'n，，因此，由p掺杂剂形成掺杂阱3。因为第 一 (和第二 )源/漏扩散区域的掺杂剂类型不同于掺杂阱的掺杂剂类 型，在其间形成寄生的pn结，即使在反向模式下操作，漏电流也 能通过pn结。该漏电流由晶格中的环支疵、存在于4于底中的共同注 入(例如，碳或氟的共同注入)和/或其它寄生岁丈应而产生。例如， 这些效应可能由接近于衬底表面的源/漏区域的不期望的局部非晶 化和随后期望的再结晶而产生，其中，通过衬底表面注入掺杂剂。
更具体地，在第三掺杂剂注入区域13用作接近衬底表面2a的 浅接触注入区域的情况下，在自对准接触孔区域或邻近覆盖有栅电 极结构6的衬底区域的另一个接触区域内，通过衬底表面2a正下 方的第一 (和第二)源/漏扩散区域的范围内注入并且保存大量掺杂 剂。在这种情况下，热退火所产生的晶格损害是明显的。
浅4妄触注入区域13延伸到与主掺杂剂注入区i或11相比举交浅的 深度dl3，但可以具有比另一最深的掺杂剂注入区域12的掺杂剂浓 度cl2高的掺杂剂浓度c13。
在这两种情况下，在不存在以及存在附加的浅4妄触注入区i或13 的情况下，比较大的掺杂剂浓度cll (例如，每立方厘米1018至1021 个掺杂剂原子)，在主掺杂剂区域11的底部区域和掺杂阱3之间的 pn结比较靠近高度导电的主掺杂剂注入区域11。因此，pn结更力口 靠近第一源/漏扩散区域的重掺杂的衬底区域。同时，晶格中的瑕疯 和/或共同注入可能通过反向偏寿争pn结产生寄生电济u。
然而，根据本发明，另一掺杂剂注入区域12延伸到比主掺杂 剂注入区域11更深的区域，但包含低于主掺杂剂注入区域11浓度 的掺杂剂浓度，因此，将源/漏扩散区域较深地延伸到衬底中，从而 增加了寄生pn结和衬底表面之间的距离。更具体地，关于在增加 衬底深度d的垂直方向z上第一源/漏扩散区域15的掺杂剂浓度分 布，另一掺杂剂注入区域12的存在产生增加衬底深度的区域的掺 杂剂浓度分布中的'肩状'。将参照图3和图5 —起解释该掺杂剂 浓度分布P。然而，图l中已经显而易见的是，如在本发明中提供 的在比不存在另一掺杂剂注入区域更深的衬底中设置在p掺杂阱3 和n型掺杂的第一源/漏扩散区域15的最低部分之间建立的寄生pn 结。
此外，由于与主掺杂剂注入区域ll的掺杂剂浓度cll相比，另 一掺杂剂注入区域具有降低的掺杂剂浓度c12,尤其是在增加衬底 深度d的方向上，在源/漏扩散区域15、 16和掺杂阱中产生较低电 场。因此，通过反向偏转pn结的漏电流的量明显减少。更具体i也， 在根据本发明构造的晶体管10是存储器的选择晶体管的情况下， 乂人存〗诸单元读出的所存々者的电荷的可靠性由于漏电流的减少而明 显增加。
才艮据本发明的半导体器件可以进一 步包括电连接第 一 源/漏扩 散区域15的接触结构20。优选地,接触结构邻接衬底表面2a或衬 底表面2a上设置的导电接触层21 (如硅化物层)的上表面。优选 地，根据图1实施例的接触结构20是自对准接触结构，其至少邻 4妄才册电才及结构6的才册电才及隔离部8的侧向侧壁8a。此夕卜，4妄触结构 20的相对侧向侧壁还可以邻4妄图1中4妄触结构20的右侧示出的另 一隔离结构。因此，优选地，接触结构20是自对准插塞(plug)或 通孔填充结构，其具有比在两个相对隔离结构(例如栅电极隔离部 8和另一结构(如另一条字线)的隔离结构)之间形成的凹槽大的
侧向尺寸。因此，接触结构20的侧向延伸面比在侧向限定接触结 构底部外型的这些隔离结构之间暴露的衬底表面(或硅化物层表 面)的4黄截面大。更具体地，由于4妄触结构20的自对准实施例， 沿一个或两个侧向， <接触结构20的底部具有比4妄触结构20的上部 小的侧向延伸面。更具体地，接触结构20的底部的侧向尺寸可以 小于对在半导体集成器件上光刻形成图案所需的最小侧向距离进 行设计所用的临界尺寸。
晶体管10通常还包括第二源/漏扩散区域16。优选地，更具体 地在外围区域或者另外一种逻辑区域中或在存储器阵列区域中形 成晶体管10的情况下，第二源/漏扩散区域16(如同第一源/漏扩散 区域15 )包括除主掺杂剂注入区域之外的另一掺杂剂注入区域12。 最后，与第一源/漏扩散区域15相同，第二源/漏扩散区域16也可 以包括浅接触注入区域13。然而，不管在半导体器件的存储单元阵 列还是在另一区域(如其逻辑区域或外围区域)形成晶体管10，只 需要在暴露表面(例如在第一或第二源/漏扩散区域15或16的表面) 上设置一个接触结构20。
在晶体管10是包含在半导体器件1的存储器阵列中的存储单 元的选择晶体管的情况下，第二源/漏扩散区域16可以被电连接到 存储电容器，该存储电容器优选是在衬底2中形成的深沟槽电容器 或堆叠的电容器(优选i也，在坤于底表面上或衬底表面上方形成)中 的一个。
更具体地，在注入磷的情况下，则通过注入剂量在每平方厘米 4x 1012至4乂 10"个颗沣立(例i口， 4x 10"个原子/cm2)之间的掺杂 剂，来注入根据本发明优选设置的另一掺杂剂注入区域12。例如， 可以用5kV至15kV之间(例如，在8kV到12kV之间)的注入能 量来注入另一掺杂剂注入区域的掺杂剂。例如，注入剂量和注入能 量的这些范围可以应用于石粦P的注入。当然，在4吏用其它掺杂剂种
类其它而不是磷的情况下，则可以使用其它数字范围。另一掺杂剂
注入区域可以由例如B、或者n掺杂剂(例如，As或者P )的摻杂 剂形成。另一掺杂剂注入区域12用于降低从相应的源/漏扩散区域 到衬底(即，衬底2中的掺杂阱3)的漏电流。
此外，例如通过注入1014至10"个原子/cm2 (例如，1015个原 子/cm2 )的注入剂量，可将附加的浅接触注入区域13注入到衬底中。 例如，注入能量可以在8kV和12kV之间进4亍选取。例如，可以用 10kV的能量注入这样的As原子。
优选地，通过图1所示的石圭化物层21侧向延伸面上方的自对 准接触孔，或分别通过在石圭化物层上还没有形成^妄触结构20时的 制造处理阶段中的硅化物层21底部的暴露的衬底表面部分，将另 一掺杂剂注入区域12注入到衬底中(以及，如果存在，浅接触注 入区域13同样注入到衬底中)。因此，由于在注入主掺杂剂注入区 j或11之后形成侧壁隔离物9,所以另一掺杂剂注入区域12包括侧 向偏移量(由隔离物9引起的)这是因为在字线或栅电极结构6处 形成隔离物9之后形成另一掺杂剂注入区域12。在通过栅电极结构 6之间暴露的衬底部分注入另 一掺杂剂注入区域12之后，优选地， 例如通过沉积用于平面化4于底的介电层，通过蚀刻比与硅化物层21 的侧向尺寸相对应的4t底表面部分侧向宽的4妄触孔，以及通过用插 塞或随后形成的4妻触结构20的4妄触孔填充结构填充4妾触孔或者通 孔，以自对准方式形成4妾触结构20。优选地，*接触结构20是位线 接触部，其将晶体管连接至随后在用于平面化衬底表面的介电层上 形成的位线。如图1所示， -接触结构20优选地是在侧向上与至少 一个才册电才及结构6部分重叠的无界(borderless ) 4妾触结构。
最后，图1中的虚线表示通过延伸掺杂剂注入形成的可选延伸 区域14(LDD区域)。这些可选延伸区域由与主掺杂剂注入区域11相同类型的掺杂剂形成。此外，可以附加设置不同掺杂剂类型的小
i夹;也区或晕4犬区i或(halo region )。
图2示出了才艮据本发明的半导体器件1的另一实施例。冲艮据图 2,衬底2包括衬底表面2a中的凹槽R，该凹槽包4舌底面B和全部 用4册才及介电部5覆盖的侧向侧壁S。因此，栅电极7填充凹槽R, 因此i殳置在与图l相比更深的地方。此外，在图2中，第一和第二 源/漏扩散区域15、 16仅仅包括相同掺杂剂类型的主掺杂剂注入区 域11和另一掺杂剂注入区域12，但是延伸到衬底的较深部分并且 包含与主掺杂剂注入区域11相比较低的掺杂剂浓度。当然，可以 将关于图1和图2中附加的浅接触注入区域13的存在/不存和凹槽 的存在/不存在的实施例彼此混合。此外，可以根据本申请的其它附 图、权利要求或者段落的其它实施例进一步组合这些实施例。例如 在图2中，在衬底表面2a和接触结构20之间没有设置珪化物层。 4妄触结构20并不需要位线4妄触部。相反地，不同于位线22的其它 任何导电结构可以通过接触结构20连接至第一源/漏扩散区域11。
在图2中，晶体管10的沟道区域4延伸到凹槽R的底面B下 方。此外，凹槽的侧向侧壁S优选地可以限定面向凹槽R和沟道区 域4的侧面处的至少主掺杂剂注入区i或11的侧向延伸面。在面向 沟道区域和凹槽的侧向上另 一掺杂剂注入区域12的侧向延伸面可 以由凹槽R的^黄向侧壁S或者由隔离物9限定或者可以由这两者纽L 合限定。例如，4艮据图2,在上部由凹槽的侧向侧壁S限定接近凹 槽的另一掺杂剂注入区域12的侧向尺寸，而由隔离物9将其侧向 尺寸限定成衬底中的较大深度。当然，在图1和图2中的掺杂剂分 布和尺寸4又用于示意性示出本发明的示例性实施例。
最后，图1、图2进一步示出了介电层，其中，接触结构20 谬皮i殳置为4妄触孔，其以自对准的方式填充邻接4册电4及结构。图3示意性示出了根据本发明的一个实施例的示例性掺杂剂浓 度分布P。图3示出了掺杂剂垂直浓度分布的浓度(如在图1中的 虚线AA所示)，其对于第二源/漏扩散区域16或更优选地在通过第 一源/漏扩散区域15的相应部分。如图3所示，对不同掺杂剂注入 区域示出了随衬底深度d而变化的垂直掺杂剂浓度C。例如，根据 图3示出的掺杂阱3的背景掺杂剂分布可以是例如在衬底中注入的 硼B的浓度c3 。此外，主掺杂剂注入区i或11以及浅4妻触注入区i或 13 (若存在)可以由As掺杂剂形成，该砷掺杂剂的结合导致比较 浅，但高浓度的As掺杂剂注入区域。正如图3中进一步示出的， 根据本发明另外形成另一掺杂剂注入区域，例如，浓度cl2的磷注 入掺杂剂P(由图3中的三角形掺杂剂浓度测量点所标记的)，其导 致构成掺杂剂浓度C的所有n掺杂剂(As和P )或第一 (或者相应 地，第二 )源/漏扩散区域15、 16的掺杂剂浓度分布P中的'肩状'。 因此，总的n掺杂剂浓度较深地延伸到衬底中，由此很好地降低了 对于衬底的漏电流。将参考图5进一步详细地说明掺杂剂浓度分布 P的掺杂剂浓度C。
图4示出了关于结合图3但并不是必须结合图3读出的侧向掺 杂剂浓度的示例性实施例。根据图4,示出了离衬底表面近距离的 掺杂剂浓度。如在图4中示出的栅极边缘，示出了由于主掺杂剂浓 度cll (以及浅接触注入区域(如果存在)的浓度)而产生的As 的掺杂剂浓度。此外，示出了另一掺杂剂注入区域12 (由图4中的 磷制成)的附加注入剂量。从图3中的垂直磷掺杂剂分布可以明显 地看出，磷注入增加了 n型掺杂剂的总浓度，尤其是0.08nm至 O.llnm之间的衬底深度中的浓度。当然，可以选出其它掺杂剂形成 另 一掺杂剂注入区i或12 。
图5更详细地示出了根据本发明实施例的源/漏扩散区域15、 16的垂直掺杂剂浓度C。在图5中，示出了随衬底2中的深度d而
变化的源/漏掺杂剂颗粒(例如，图1至图4的实例中的n掺杂剂颗 粒)的摻杂剂浓度C。从图5中可以明显地看出，由实线表示源/ 漏掺杂剂颗粒的总浓度，而在图5中，主掺杂剂注入区域11的掺 杂剂浓度cl 1和另 一掺杂剂注入区域12的掺杂剂浓度c12是由虚线 表示。如图5中可以明显地看出，掺杂剂浓度的最大值M比较接近 衬底表面(衬底中的深度d = 0)。然而，另外由于存在具有掺杂剂 浓度cl2的另一掺杂剂注入区域12，在较大的深度处得到'肩状， 的增加的掺杂剂浓度。更具体地，另一掺杂剂浓度注入区域12导 致衬底中较深的第一范围Rl，在该第一范围中，掺杂剂浓度C与 衬底中的深度d进行求导的第二导数C 〃是负值而不是正值。此外， 在深度的第二范围R2内，更接近于衬底表面但与最大掺杂剂浓度 M相比在衬底中较深处，掺杂剂浓度C与衬底深度d的二次导数C "是正的。通常，从衬底表面或者从最大掺杂剂浓度M的深度开始， 例如，掺杂剂浓度C与深度的负二次导数C〃的第一深度范围(浅 的)、掺杂剂浓度C与深度的正二次导数C〃的第二深度范围R2(浅 的)，掺杂剂浓度C与深度的负二次导数C〃的第三深度范围Rl(较 深的)和掺杂剂浓度C与深度的正二次导数C〃的第四深度范围(较 深的)可以在增加衬底深度的方向上彼此相接。
通常，当不存在另一掺杂剂注入区域12时，掺杂剂浓度的二 次导数C 〃在从主掺杂剂注入区域11的深度d 11到衬底2的背面的 全部范围内是正值。相反，在与另一掺杂剂注入区域12的深度dl2 近似对应的深度范围Rl内，通过负二次导数C〃的浓度分布区域 (即d2C/d(d)2)中断正二次导ft C〃的区域，因此限定垂直的源/ 漏掺杂剂浓度分布的'肩状'。
最后，图6示意性示出了包括至少一个才艮据本发明形成的晶体 管10的半导体集成器件1。可选地或组合地，在存储器阵列25和/ 或外围区域27中设置晶体管10。尽管在图6中示出了掺杂阱3，
但衬底2本身可以构成掺杂阱。如在图6中所示，晶体管10可以 形成在存储器阵列25 (其包括多个存储单元24)中包括的存储单 元24的一部分。更具体地，包括晶体管10的存^f诸单元可以连接至 位线22以及连接至构成晶体管的栅电极的字线。此外，存储单元 24可以进一步包括存储电容器23,如深沟槽电容器或叠层电容器。
存储阵列可以是闪存阵列、动态随机存取存储器阵列或者任何 其它易失性或非易失性存储器阵列。半导体器件1还可以是或形成 移动电子器件的一部分，例如，移动电话。
图7和图8示出了根据本发明方法实施例所选出的方法步骤。
图7示出了在制造期间半导体器件的一部分，例如，示出的与 图1的右侧相对应的部分，由此示出了将形成的第一源/漏扩散区域 15的部分。然而，根据图7的实施例，尽管已经在栅电极7的栅极 侧壁上形成隔离物9， ^f旦主源/漏注入区域11还没有被注入。相反， 沉积和图案化用于平面化介电层26的第一介电层26， /人而在其中 形成至少一个4妄触孔21a。选择性地将冲妾触孔21a蚀刻到隔离物9 上。
可以形成一个接触孔2la以便电接触第一源/漏扩散区域15。 可选地，可以形成两个接触孔21a以便电接触第一源/漏扩散区域 15和第二源/漏扩散区域16。当然，同时可以形成多个另一4妄触孔。 然而，可以暴露晶体管10的两个源/漏扩散区域或可替换的其中一 个的衬底表面部分2b,以便在其中形成相应的源/漏扩散区域15、 16,以及通过相应的接触孔电接触两个源/漏扩散区域/两个源/漏扩 散区i 戈中的一个。例如，若4妄触了两个源/漏扩散区域15、 16，两 个^妄触孔21a (由此，相应的4妻触结构21)在字线方向上4皮此相对 偏移，即垂直于图7的绘画平面。
才艮据图7和图8，通过接触孔21a将源/漏扩散区域15、 16注 入到衬底中。因此，源/漏扩散区域形成为与隔离物9自对准(而不 是自对准到如图1中的栅电极侧壁7a)。因此，如图8所示，通过 相应侧向隔离物9的侧壁8a的4立置限定面向沟道区纟或4的侧面末 端的源/漏扩散区域15、 16的侧向位置。根据该实施例，在形成隔 离物之前，不执行源/漏注入步骤。相反，在形成隔离物之后，形成 包括主掺杂剂注入区域ll的源/漏扩散区域15、 16。在图8中没有 清楚示出可选的浅接触注入区域13或延伸区域14。
最后，图8中的每个接触孔21a用接触结构20(用或不用在其
下设置的^圭化物层)来填充。当然，图7和图8的实施例的特征可 以结合其它附图、权利要求以及本说明书段落的那些实施例。
权利要求
1.一种半导体集成器件，其包括至少一个晶体管、至少一个接触结构、以及衬底，所述衬底包括平坦的衬底表面以及设置在所述平坦的衬底表面下方的所述衬底中的掺杂阱，所述掺杂阱包括p掺杂剂类型和n掺杂剂类型之一的第一掺杂剂类型的掺杂剂，所述晶体管包括第一源/漏扩散区域和第二源/漏扩散区域，设置在所述掺杂阱和沟道区域中，栅极介电部，设置在所述衬底上，栅电极结构，在所述衬底表面上方和所述栅极介电部上方突出，所述栅电极结构包括栅电极和包括侧向侧壁的栅电极隔离部；其中，在所述衬底表面上或所述衬底表面上方设置所述接触结构，并且所述接触结构邻接所述栅电极隔离部的所述侧向侧壁以及与所述第一源/漏扩散区域电接触，其中，所述第一源/漏扩散区域包括重掺杂的主掺杂剂注入区域和另一掺杂剂注入区域，两者均由第二掺杂剂类型而不是所述第一掺杂剂类型的掺杂剂形成，并且空间上彼此重叠，以及其中，所述另一掺杂剂注入区域延伸到所述衬底表面下方比所述主掺杂剂注入区域深的所述衬底中。
2. 根据权利要求1所述的半导体集成器件，其中，所述第一源/漏扩散区域和所述接触结构沿第一侧 面方向侧向地i殳置在所述4册电才及结构和所述沟道区域的旁边， 并且由所述栅电4及隔离部的所述侧向侧壁限定沿所述第 一侧 向的所述另 一摻杂剂注入区域的侧向位置。
3. 根据权利要求1所述的半导体集成器件，其中，所述主掺杂剂注入区i或沿第一侧向与所述另一掺 杂剂注入区i或相比更4妄近于所述沟道区i或。
4. 根据权利要求1所述的半导体集成器件，其中，由包括所述斥册电极和所述栅电极隔离部的所述棚-电极结构中的所述槺电极的栅极侧壁限定所述主掺杂剂注入 区i或的侧向^f立置。
5. 根据权利要求1所述的半导体集成器件，其中，所述栅电极隔离部包括至少一个侧壁隔离物，所 述侧壁隔离物侧向隔离所述栅电极并包括所述4册电极结构的 所述侧向侧壁。
6. 根据权利要求5所述的半导体集成器件，其中，4妄触结构邻"^妄所述^^电才及结构的侧壁隔离物。
7. 根据权利要求1所述的半导体集成器件，其中，所述接触结构以自对准方式邻接所述栅电极结构。
8. 根据权利要求1所述的半导体集成器件，其中，所述主掺杂剂注入区域包含重掺杂剂浓度，并且 所述另一掺杂剂注入区域包含比所述重掺杂剂浓度低但比所 述掺杂阱的掺杂剂浓度高的中等掺杂剂浓度。
9. 根据权利要求8所述的半导体集成器件，其中，所述主掺杂剂注入区域的所述重掺杂剂浓度沿所 述第 一侧向比所述另 一掺杂剂注入区域的所述中等掺杂剂浓 度更4妄近所述沟道区域。
10. 根据权利要求1、 8或9所述的半导体集成器件，其中，所述主掺杂剂注入区域比所述另一掺杂剂注入区域浅o
11. 根据权利要求1至9中任一项所述的半导体集成器件，其中，所述重叠所述第 一源/漏扩散区域的主掺杂剂注入 区域和另 一掺杂剂注入区域组合地限定所述接触结构下方的 所述衬底中设置的所述第二掺杂剂类型的掺杂剂的掺杂剂浓 度分布，所述掺杂剂浓度分布具有随所述衬底中深度增加而变 化的掺杂剂浓度。
12. 根据权利要求11所述的半导体集成器件，其中，所述掺杂剂浓度分布包括由于所述主掺杂剂注入 区域而产生的掺杂剂浓度的最大值，以及所述掺杂剂浓度分布 的所述掺杂剂浓度与所述衬底的深度求导所得到的二次导数 在所述另 一掺杂剂注入区域周围或4妄近于所述另 一掺杂剂注 入区域的深度的第 一深度范围内是负值。
13. 根据权利要求12所述的半导体集成器件，其中，所述掺杂剂浓度分布的所述掺杂剂浓度分布与所 述深度的二次导数在所述第 一深度范围和掺杂剂浓度的所述最大值的深度之间的第二深度范围内是正值。
14. 根据权利要求1、 12或13中任一项所述的半导体集成器件，其中，所述另一掺杂剂注入区域降低所述接触结构与所 述掺杂阱或所述^J"底之间的漏电流。
15. 根据权利要求1所述的半导体集成器件，其中，所述主掺杂剂注入区域和所述另一掺杂剂注入区 域由所述p掺杂剂类型和所述n摻杂剂类型之一且不是所述第 一掺杂剂类型的掺杂剂形成。
16. 根据权利要求1或15所述的半导体集成器件，其中，所述主掺杂剂注入区域和所述另一掺杂剂注入区 域由具有相同种类的掺杂剂原子的掺杂剂形成。
17. 根据权利要求13所述的半导体集成器件，其中，在所述第一深度范围和所述第二深度范围之间的 深度内，所述第一源/漏扩散区域的所述掺杂剂浓度分布的掺 杂剂浓度比所述掺杂剂浓度分布的掺杂剂浓度的最大值减少 到1/10至1/100倍。
18. 根据权利要求13所述的半导体集成器件，其中，在所述第一深度范围和所述第二深度范围之间的 深度内，所述掺杂剂浓度分布的掺杂剂浓度在每立方厘米1013 至1016个掺杂剂原子之间。
19. 根据权利要求1所述的半导体集成器件，其中，所述主掺杂剂注入区i成沿所述第 一侧面方向侧向 地限定所述沟道区域的侧向尺寸，在所述沟道区域与所述第一 源/漏扩散区域和第二源/漏扩散区域的所述主掺杂剂注入区 域之间设置延伸区域或轻掺杂的漏极区域。
20. 根据权利要求1所述的半导体集成器件，其中，导电接触层设置在所述第一源/漏扩散区域和所述 才妻触结构之间的所述衬底表面上。
21. 根据权利要求20所述的半导体集成器件，其中，所述导电4妄触层由石圭化物形成。
22. 根据权利要求1所述的半导体集成器件，其中，所述第一源/漏扩散区域还包括具有与所述主掺杂 剂注入区域和所述另 一掺杂剂注入区域相同的掺杂剂类型的 浅4妄触注入区域，并且在所述4妄触结构下方的所述4于底中i殳置 所述浅4妄触注入区i或。
23. 根据权利要求22所述的半导体集成器件，其中，所述浅接触注入区域以低于所述主掺杂剂注入区 域的深度的深度延伸到所述衬底中。
24. 根据权利要求23所述的半导体集成器件，其中，所述源/漏扩散区域的所述掺杂剂浓度分布的所述 掺杂剂浓度包括以所述主掺杂剂注入区域、所述另 一掺杂剂注 入区域以及所述浅4妄触注入区i或空间上;f皮此重叠处的深度才妄 近所述衬底表面的最大值。
25. 根据权利要求1所述的半导体集成器件，其中，所述晶体管是包括在所述半导体集成器件中的存 储器阵列中的存储单元的选择晶体管。
26. 根据权利要求1或25所述的半导体集成器件，其中，所述接触结构是接触所述晶体管的所述第一源/漏 电才及和<立线的4立线4妻触部。
27. 根据权利要求25所述的半导体集成器件，其中，存储电容器连接至所述晶体管的所述第二源/漏电极。
28. 根据权利要求1所述的半导体集成器件，其中，所述晶体管设置在外围区域内或包括在所述半导 体集成器件中的逻辑电路区域内。
29. 根据权利要求1、或4至10中任一项所述的半导体集成器件，其中，在所述衬底表面中的凹槽处设置晶体管，栅极介 电部覆盖所述凹槽的侧壁和底面，并且在所述4册极介电部上设 置的所述4册电才及结构填充所述凹槽以及在所述凹槽外部的所 述4于底表面上方突出。
30. 根据权利要求29所述的半导体集成器件，其中，所述凹槽的侧壁侧向限定在所述凹才曹外部i殳置的 所述主掺杂剂注入区域和所述另 一掺杂剂注入区域，所述沟道 区i或在所述凹槽的底面下方延伸。
31. 根据权利要求29或30所述的半导体集成器件，其中，所述4册电才及隔离部侧向i殳置在所述^H"底表面上的 所述凹才曹夕卜部。
32. 根据权利要求1至9、 29或30中任一项所述的半导体集成器 件，其中，所述晶体管还包括形成第二源/漏电极的第二源/漏 扩散区域，所述第一源/漏电极和所述第二源/漏电核J殳置在所4竟{象翻转。
33. 根据权利要求1、 4至10、 29或30中任一项所述的半导体集 成器件，其中，所述半导体集成器件提供半导体存储器，优选地， 填充动态随机存取存储器或闪存。
34. 才艮据权利要求1至10、29或30中任一项所述的半导体集成器 件，其中，所述半导体集成器件是移动电子器件，如移动电话。
35. 根据权利要求1至10、29或30中任一项所述的半导体集成器 件，其中，所述第 一源/漏扩散区域和所述第二源/漏扩散区域 中的每一个都包括相应的重掺杂的主掺杂剂注入区域和相应的另一摻杂剂注入区域。
36. —种半导体集成器件包括衬底，具有在其中形成有至少一个凹槽的平坦衬底表面，掺杂阱，i殳置在所述平坦衬底表面和所述凹槽下方的所 述衬底中，所述掺杂阱由第一掺杂剂类型的掺杂剂形成，所述 第一掺杂剂类型是p掺杂剂类型和n掺杂剂类型中的一种，至少一个^妄触结构，以及晶体管，设置在所述凹槽处；其中，所述晶体管包括第一源/漏扩散区域和第二源/漏扩散区域以及沟道区域， 全部设置在所述掺杂阱中，才册极介电部，i殳置在所述衬底上并且覆盖所述凹槽的侧 壁以及底面，栅电极结构，设置在所述栅极介电部上并且填充所述凹出，并且包括栅电才及和具有侧向侧壁的栅电极隔离部；其中，所述接触结构设置在所述衬底表面上或所述衬底 表面上方，并且邻接所述4册电极隔离部的所述侧向侧壁以及电 接触所述第 一 源/漏扩散区域，其中，所述第 一源/漏扩散区域包括重掺杂的主掺杂剂注 入区域和另一掺杂剂注入区域，两者均由第二掺杂剂类型而不 是所述第 一掺杂剂类型的掺杂剂形成，并且空间上彼此重叠， 以及其中，所述另 一掺杂剂注入区域延伸到所述衬底表面下 方比所述主掺杂剂注入区域深的所述衬底中。
37. 根据权利要求36所述的半导体集成器件，其中，所述凹槽的侧壁侧向限定在所述凹槽外部i殳置的 所述主掺杂剂注入区域和所述另一掺杂剂注入区域，所述沟道 区i或在所述凹冲曹的所述底面下方延伸。
38. 根据权利要求36所述的半导体集成器件，其中，沿第 一侧向所述第 一源/漏扩散区域和所述接触结 构侧向地与所述凹槽邻接设置。
39. 根据权利要求36所述的半导体集成器件，其中，所述另一掺杂剂注入区域沿衬底深度增加的方向 延伸到比所述沟道区域更深的所述衬底中。
40. 根据权利要求36所述的半导体集成器件，其中，所述第一源/漏扩散区域和所述第二源/漏扩散区域 中的每一个都包括相应的重掺杂的主掺杂剂注入区域和相应 的另一掺杂剂注入区域。
41. 一种用于制造半导体集成器件的方法，所述半导体集成器件包 括至少一个晶体管，所述方法包括在包4舌碎于底表面的4于底上形成4册才及介电部，在所述栅极介电部上形成至少一个栅电极，在所述栅电极的相对侧上，在所述衬底中形成用于第一 源/漏扩散区域和第二源/漏扩散区域的重掺杂的主掺杂剂注 入区域，在所述4册电才及的棚-才及侧壁上形成侧壁隔离物，以形成包 4舌侧向侧壁的隔离的4册电才及结构， 在所述侧向侧壁外部的所述;f册电才及结构的相对位置上， 在所述衬底中形成用于所述第一源/漏扩散区域和所述第二源 /漏扩散区域的另一掺杂剂注入区域，以及形成接触所述第 一源/漏扩散区域的接触结构，所述接触 结构以自对准方式邻才妄所述4册电才及结构，其中，所述另一掺杂剂注入区域由相同类型掺杂剂形成， 所述类型是p掺杂剂类型和n掺杂剂类型中的一种，所述另一 掺杂剂注入区域由具有比所述主掺杂剂注入区域的掺杂剂浓 度低的掺杂剂浓度的掺杂剂形成。
42. 根据权利要求41所述的方法，其中，在包含第一掺杂剂类型的掺杂剂的所述衬底中的 掺杂阱中形成所述晶体管，并且所述主掺杂剂注入区域和所述 另一掺杂剂注入区域由第二类型掺杂剂而不是所述第一类型 掺杂剂形成。
43. 根据权利要求41所述的方法，其中，所述主掺杂剂注入区域和所述另一掺杂剂注入区 域通过将掺杂剂注入所迷衬底中形成，其中，所述栅电极和/ 或所述栅电极结构用作注入所述掺杂剂的掩模。
44. 根据权利要求41所述的方法，其中，以比所述主掺杂剂注入区Jt或的注入能量更高的注 入能量注入所述另一掺杂剂注入区域的所述掺杂剂。
45. 根据权利要求44所述的方法，其中，以5kV至15kV之间，优选的在8kV至12kV之间 的注入能量注入所述另 一掺杂剂注入区域的所述掺杂剂。
46. 根据权利要求41所述的方法，其中，以4x 10"至4x 10"个原子/cm2，优选地大约为4 x 1013个原子/cm2的注入剂量注入所述另一掺杂剂注入区域 的所述掺杂剂。
47. 才艮才居斗又利要求41所述的方法，其中，形成所述主掺杂剂注入区域，4吏其在侧向上与部 分重叠所述主掺杂剂注入区域的所述另 一掺杂剂注入区域相 比更接近于所述晶体管的所述沟道区域。
48. 才艮才居一又利要求41所述的方法，其中，所述方法还包4舌在所述侧向侧壁外部的所述4册电 极结构的相对侧上形成用于所述第一源/漏扩散区域和所述第 二源/漏扩散区域的浅接触注入区域。
49. 根据权利要求48所述的方法，其中，以比所述主掺杂剂注入区域小的注入能量注入所 述浅4妄触注入区i或。
50. 根据权利要求41至49中任一项所述的方法，其中，以足够高的注入能量注入所述另一掺杂剂注入区 域，以形成所述第一源/漏扩散区域和所述第二源/漏扩散区域 的垂直掺杂剂浓度分布，所述掺杂剂浓度包括所述衬底中的第 一深度范围，在所述第一深度范围内，所述衬底中所述掺杂剂 浓度与所述深度的二次导数是负值。
51. 根据权利要求41至49中任一项所述的方法，其中，所述另 一摻杂剂注入区域^皮注入到所述衬底中足 够大的深度，以降低所述源/漏扩散区域和所述掺杂阱之间的 漏电流。
52. 根据权利要求41至49中任一项所述的方法，其中，在衬底上形成所述4册才及介电部，所述坤于底包4舌平 坦衬底表面，所述平坦衬底表面具有在其中形成的凹槽，所述 栅极介电部覆盖所述平坦衬底表面和所述凹槽的侧壁与底面。
53. 根据权利要求52所述的方法，其中，所述栅电极填充所述凹槽，并且所述斥册电才及结构 在所述平坦4于底表面上方突出。
54. —种用于制造半导体集成器件的方法，所述半导体集成器件包 括至少一个晶体管，所述方法包括在包括衬底表面的衬底上形成栅极介电部，在所述栅极介电部上形成至少一个栅电极，在所述4册电极的栅极侧壁上形成侧壁隔离物，以形成隔 离的4册电才及结构，每个所述侧壁隔离物都包4舌侧向侧壁，在所述衬底上沉积介电层，并且将至少一个自对准接触 孔选择性地蚀刻到所述介电层中相应的侧壁隔离物，所述至少 一个接触孔暴露所述相应的侧壁隔离物的所述侧向侧壁，并且 还暴露由所述相应的侧壁隔离物限定的衬底表面部分，通过所述至少 一个接触孔将用于所述第 一 源/漏扩散区域 和所述第二源/漏扩散区域中的至少 一个的重掺杂的主掺杂剂注入区域和另 一掺杂剂注入区域注入到所述至少 一个暴露的 隔离物侧向侧壁外部的所述4于底中，以及形成至少一个接触结构，用于接触所述第一源/漏扩散区 域和所述第二源/漏扩散区域之一，所述至少一个^妄触结构邻 4妄所述相应的隔离物的所述侧向侧壁，其中，每个另一掺杂剂注入区域是由相同类型掺杂剂形成，所述类型是p掺杂剂类型和n掺杂剂类型中的一种，所述 另 一掺杂剂注入区域由具有比所述相应的主掺杂剂注入区域 的掺杂剂浓度低的掺杂剂浓度的掺杂剂形成。
55. 才艮据4又利要求54所述的方法，其中，在平坦衬底表面上形成所述栅极介电部，所述栅 极介电部覆盖在所述衬底中形成的掺杂阱。
56. 根据权利要求54所述的方法，其中，在衬底上形成所述栅极介电部，所述衬底包括具 有在其中形成凹槽的平坦衬底表面，所述栅极介电部覆盖所述 平坦衬底表面和所述凹槽的侧壁和底面，在掺杂阱中形成所述 凹槽。
57. —种半导体集成器件包括至少一个晶体管、至少一个接触结 构以及衬底，所述衬底包括平坦衬底表面和设置在所述平坦衬 底表面下方的所述村底中的掺杂阱，所述掺杂阱包括第 一掺杂 剂类型的掺杂剂，所述掺杂剂类型是p掺杂剂类型和n掺杂剂 类型中的一种，所述晶体管包括第一源/漏扩散区域和第二源/漏扩散区域，设置在所述掺 杂阱和沟道区域中，片册才及介电部，i殳置在所述4于底上，栅电极结构，在所述衬底表面上方和所述^"极介电部上 方突出，所述栅电极结构包括栅电极和包括具有侧向侧壁的隔离物的冲册电才及隔离部；其中，所述接触结构设置在所述衬底表面上或所述衬底 表面上方，并邻4妻所述隔离物的所述侧向侧壁，以及电，接触所 述第一源/漏扩散区域，其中，所述第一源/漏扩散区域包括重掺杂的主掺杂剂注 入区域和另一掺杂剂注入区域，两者均由第二掺杂剂类型而不 是所述第一掺杂剂类型的掺杂剂形成，并且空间上彼此重叠，其中，所述另 一掺杂剂注入区域延伸到所述衬底表面下 方比所述主掺杂剂注入区域深的所述衬底中，以及其中，两个所述重掺杂的主掺杂剂注入区域和所述另一 掺杂剂注入区域的侧向位置由填充有所述接触结构并且邻接 所述隔离物的所述侧向侧壁的自对准4妾触孔来限定。
58. 根据权利要求57所述的半导体集成器件，其中，所述第一源/漏扩散区域和所述第二源/漏扩散区域准的另 一掺杂剂注入区域，所述相应的主掺杂剂注入区域和所 述相应的另 一掺杂剂注入区域的侧向位置由相应隔离物的侧 向侧壁来限定。
59. 根据权利要求57所述的半导体集成器件，其中，所述晶体管形成存储器阵列的存储单元的一部分。
全文摘要
一种集成的半导体器件包括至少一个晶体管、至少一个接触结构和衬底，该衬底包括平坦衬底表面和设置在平坦衬底表面下方的衬底中的掺杂阱，该掺杂阱包括第一掺杂剂类型的掺杂剂，该掺杂剂类型是p掺杂剂类型和n掺杂剂类型中的一种，该晶体管包括在掺杂阱和沟道区域中设置的第一和第二源/漏扩散区域；在衬底上设置的栅极介电部；在衬底表面上方和栅极介电部上方突出的栅电极结构，该栅电极结构包括栅电极和包括侧向侧壁的栅电极隔离部。
文档编号H01L29/78GK101174649SQ20071016437
公开日2008年5月7日 申请日期2007年10月30日 优先权日2006年10月31日
发明者于尔根·福尔 申请人:奇梦达股份公司