专利名称：堆叠电容的存储电极的制作方法
技术领域：
本发明涉及一种半导体工艺技术，特别是有关于一种改良的堆叠电容的存储电极的制作方法。
背景技术：
近年来，配合各种电子产品小型化的趋势，动态随机存取存储器元件的设计也已朝向高集成度及高密度发展。由于高密度动态随机存取存储器元件的各存储单元排列非常靠近，故几乎已无法在横向上增加电容面积，而势必要从垂直方向上，增高电容的高度，由此增加电容面积及电容值。
图1至图5例示已知堆叠电容的存储电极(storagenode)的制作方法。如图l所示，提供一基底IO，例如硅基底，其上设有导电区块12a及12b。在基底IO上依序形成有一介电层14,例如氮化硅层，以及一介电层16，例如未掺杂珪玻璃(undoped silicate glass, USG)层。
如图2所示，接着利用光刻工艺以及干蚀刻工艺，在介电层14及介电层16中蚀刻出高深宽比(high aspect ratio)的孔18a及18b。随后可进行清洁工艺，去除先前干蚀刻所残留在基底IO表面上及残留在孔18a及18b内部的蚀刻副产物或者污染微粒。
如图3所示，接着利用化学气相沉积(chemical vapor deposition, CVD)工艺，顺应的在介电层16表面上及孔18a及18b内壁沉积一硅层22,例如掺杂多晶硅。
如图4所示，随后利用平坦化工艺，例如化学机械抛光(chemicalmechanical polishing, CMP)工艺，选4奪性的将先前沉积在介电层16表面上的硅层22研磨去除，^又留下沉积在孔18a及18b内壁上的石圭层22。
接下来，如图5所示，利用湿蚀刻方法，例如〗吏用氢氟酸(HF)和氟化铵(NH4F)的混合液或是其他緩沖式氧化层蚀刻液(BOE)，去除掉介电层16，如此形成存储电极结构30a及30b。存储电极结构30a及30b的高度H约略等于孔18a及18b的深度，其通常约为1.6微米至1.7微米左右。
3上述先前技艺的缺点包括在蚀刻高深宽比的孔18a及18b时，无法产生 4交直的侧面轮廓。此外，由于蚀刻的特性4吏然，高深宽比的孔18a及18b通 常是向下渐缩的，最后造成孔18a及18b的底部关键尺寸A过小，这使得存 储电极结构30a及30b在后续的清洁或干燥工艺中容易倒塌，形成所谓的存 4诸电才及桥4妄(stomge node bridging)i见象。
发明内容
本发明在提供一种改良的堆叠电容的存储电极的制作方法，可产生更稳 定的存储电极结构，避免所谓的存储电极桥接现象发生。
为达前述目的，本发明的优选实施例提供一种堆叠电容的存储电极的制 作方法，包含有提供一基底，其中设有一导电区块；在该基底上形成一堆 叠层，该堆叠层自该基底表面依序至少包括一第一介电层、 一支撑层及一第 二介电层；在该堆叠层中形成一开孔，以至少暴露出部分的该导电区块；在 该开孔侧壁及底部形成一存储电极层，并去除该第二介电层以暴露出该支撑 层表面；共形地沉积一间隙壁层于该支撑层表面及该存储电极层表面；进行 一离子注入工艺，以将一掺杂剂注入部分该间隙壁层；选择性的去除掉未被 注入该掺杂剂的该间隙壁层，并以剩余的该间隙壁层作为一硬掩模层去除部 分该支撑层，由此暴露出部分的该第一介电层；以及完全去除掉该第一介电 层以及该硬掩模层。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施 方式，并配合所附图示，作详细il明如下。然而如下的优选实施方式与图示 仅供参考与说明用，并非用来对本发明加以限制者。
图1至图5例示已知堆叠电容的存储电极的制作方法。 图6至图13绘示的是本发明优选实施例制作堆叠电容的存储电极的剖 面示意图。
图14为柱状存储电极以及支撑层的俯视图。
附图标记说明
10基底 12a、 12b导电区块14 介电层
18a、 18b 孑L
30a、 30b 存储电极结构
100基底
114蚀刻停止层
118支撑层
122导电层
124间隙壁层
130斜角度离子注入制
200a、 200b 开孔
16 介电层 22 硅层
112a、 112b 导电区块 116 介电层 120 介电层
122a、 122b 柱状存储电极
124a 《更掩才莫层
200 堆叠介电层结构
具体实施例方式
请参阅图6至图13,其绘示的是本发明优选实施例制作一堆叠电容的存 储电极的剖面示意图。如图6所示，提供一基底100，例如一硅基底，其上 设有导电区块112a及112b,例如金属层。接着，在基底100上依序形成一 蚀刻停止层114,例如氮化硅层、 一介电层116,例如未掺杂硅玻璃(USG) 层或硼硅玻璃(BSG)、 一支撑层118，例如氮化石圭层，以及一介电层120,例 如未掺杂硅玻璃(USG)层或硼硅玻璃(BSG)。其中，介电层116的厚度通常介 于1.5^m至2.5ym之间，介电层120的厚度通常介于500埃至4000埃之 间。
其中，蚀刻停止层114、介电层116、支撑层118以及介电层120在基 底100上构成一堆叠介电层结构200。接下来，利用光刻以及蚀刻工艺，在 堆叠介电层结构200中蚀刻出高深宽比的开孔200a以及200b,分别暴露出 基底100中部分的导电区块112a及112b。
如图7所示，接着在介电层120的表面以及在开孔200a以及200b的内 壁与底部沉积一导电层122,例如，金属。根据本发明优选实施例，导电层 122优选为氮化钛，但不限于此。
如图8所示，接着选择性的去除在介电层120的表面上的导电层122, 留下在开孔200a以及200b的内壁与底部的导电层122,形成各自独立的柱 状存储电极122a及122b,并且暴露出介电层120的表面。
举例来说，可以在开孔200a以及200b先填入一中间牺牲层(图未示)，例如光阻或是硅氧层，然后利用化学机械抛光工艺研磨掉介电层120的表面 上的导电层122,然后去除中间牺牲层。
在去除介电层120的表面上的导电层122之后，接着，选择性的将介电 层120去除，暴露出支撑层118。此时，柱状存储电极122a及122b顶部突 出于支撑层118的表面。
如图9所示，进行一化学气相沉积(chemical vapor deposition, CVD)工艺， 在支撑层118的表面以及柱状存储电极122a及122b的表面上沉积一间隙壁 层124，其厚度约介于50埃至600埃之间。
根据本发明的优选实施例，间隙壁层124由多晶硅构成。然而，在本发 明的其它实施例中，间隙壁层124亦可以由二氧化硅或其它适合材料构成。
如图10所示，接着进行一斜角度离子注入工艺130，将掺杂剂，例如， BF2或Ar,注入间隙壁层124内。当然，亦可视堆叠电容的布局以及支撑结 构的设计需求，而进行多次的斜角度离子注入工艺。
如图11所示，进行一选择性的湿蚀刻工艺，选择性的去除掉未被注入 掺杂剂的间隙壁层124，暴露出部分的支撑层118以及柱状存储电极122a 及122b的表面，留下的间隙壁层124构成一硬掩模层124a。
如图12所示，利用硬掩模层124a做为一蚀刻掩^t,进行一干蚀刻工艺， 蚀穿未被硬掩模层124a覆盖而暴露出来的支撑层118，由此暴露出部分的介 电层116。
最后，如图13所示，进行一湿蚀刻工艺，完全去除掉介电层116以及 硬掩模层124a，留下柱状存储电极122a及122b以及支撑层118。在去除掉 介电层116以及硬掩模层124a后的柱状存储电极122a及122b以及支撑层 118的俯视图请参照图14,其中图13为沿图14中切线I-I，所绘示的剖面。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变 化与修饰，皆应属本发明的涵盖范围
权利要求
1.一种堆叠电容的存储电极的制作方法，其特征在于包含有提供一基底，其中设有一导电区块；在该基底上形成一堆叠层，该堆叠层自该基底表面依序至少包括一第一介电层、一支撑层及一第二介电层；在该堆叠层中形成一开孔，以至少暴露出部分的该导电区块；在该开孔侧壁及底部形成一存储电极层，并去除该第二介电层以暴露出该支撑层表面；共形地沉积一间隙壁层于该支撑层表面及该存储电极层表面；进行一离子注入工艺，以将一掺杂剂注入部分该间隙壁层；选择性的去除掉未被注入该掺杂剂的该间隙壁层，并以剩余的该间隙壁层作为一硬掩模层去除部分该支撑层，由此暴露出部分的该第一介电层；以及完全去除掉该第一介电层以及该硬掩模层。
2. 如权利要求1所述的堆叠电容的存储电极的制作方法，其特征在于该堆叠层中包含一蚀刻停止层，形成于该第一介电层与该基底之间。
3. 如权利要求2所述的堆叠电容的存储电极的制作方法，其特征在于该蚀刻停止层为氮化硅层。
4. 如权利要求1所述的堆叠电容的存储电极的制作方法，其特征在于该支撑层为氮化硅层。
5. 如权利要求1所述的堆叠电容的存储电极的制作方法，其特征在于该导电层包含金属。
6. 如权利要求1所述的堆叠电容的存储电极的制作方法，其特征在于该导电层包含氮化钛。
7. 如权利要求1所述的堆叠电容的存储电极的制作方法，其特征在于该间隙壁层包含多晶硅。
8. 如权利要求1所述的堆叠电容的存储电极的制作方法，其特征在于该间隙壁层包含二氧化硅。
9. 如权利要求1所述的堆叠电容的存储电极的制作方法，其特征在于该掺杂剂包含BF2或Ar。
全文摘要
本发明公开了一种堆叠电容的存储电极的制作方法。该方法包括提供一基底；在该基底上形成一第一介电层、一支撑层及一第二介电层；在该第一介电层、该支撑层及该第二介电层中蚀刻出一开孔；在该第二介电层及该开孔内形成一导电层；去除该第二介电层上的该导电层，形成一存储电极层；去除该第二介电层；在该支撑层及该存储电极层表面沉积一间隙壁层；进行离子注入，将掺杂剂注入部分该间隙壁层；去除未注入该掺杂剂的该间隙壁层，构成一硬掩模层；蚀穿未被该硬掩模层覆盖的该支撑层，暴露该第一介电层；去除该第一介电层及该硬掩模层。根据本发明，可产生更稳定的存储电极结构，避免所谓的存储电极桥接现象发生。
文档编号H01L21/28GK101685801SQ20081016173
公开日2010年3月31日 申请日期2008年9月22日 优先权日2008年9月22日
发明者戎乐天, 管式凡 申请人:南亚科技股份有限公司