专利名称：用于半导体发光器件的接触的制作方法
用于半导体发光器件的接触背景相关技术描述发光二极管(LED)在要求低功耗、小尺寸和高可靠性的许多应用中被广泛地接受 作为光源。发射可见光谱的黄绿色到红色区域中的光的能量有效的二极管包含由AlGaInP 合金形成的有源层。图1和2示出常规的透明衬底(TS)AlGaInP LED的制作。在图1中， 在典型地为GaAs的半导体衬底10之上生长例如1 OOO^n-Ina5Gaa孑层的蚀刻停止层12。 在蚀刻停止层12之上生长器件层14，接着是可选的厚(例如厚度介于5 μ m和100 μ m)的 窗口层16，该窗口层16通常为通过气相外延生长的ρ型GaP，器件层14包含均布置在双 异质结构配置内的下限制层、至少一个(AlxGa1JyIrvyP有源层和上限制层。限制层是由透 明半导体制成并增强LED的内量子效率，该内量子效率定义为有源层内复合并发射光的电 子_空穴对的分数。发光区域可由单一的厚的均勻成份的层或者一系列薄的阱和垒组成。GaAs优选作为生长衬底，因为它与有利于形成发射可见光谱的黄绿色到红色区域 中的光的LED的成份下y 0. 5的(AlxGa1JyIrvyP晶格匹配。Ge是可替换的晶格匹配的 衬底。由于典型的生长衬底是吸收的，它们通常被移除并用透明衬底替代，如图2中所说 明。图1中示出的GaAs衬底10通过以比蚀刻停止层12快得多的速率蚀刻GaAs的蚀刻来 移除。典型地为η型GaP的透明衬底18通常通过在应用单轴力的同时在升高的温度下退 火外延结构而晶片键合到该外延结构(图2中的蚀刻停止层12)的下表面。随后使用适合 于P型外延GaP阳极和η型晶片键合GaP阴极的常规金属接触和芯片制作技术，从所键合 的晶片加工LED芯片。透明衬底18和也是透明半导体的窗口层16在该器件内横向地扩展电流并增加侧 面光发射。由于AlGaInP层中低的空穴迁移率的原因，电流扩展在有源区域的ρ侧上是特 别重要的。然而，由于半导体材料中常见的在光吸收与电和热抗性之间折衷的原因，厚半导 体层的使用较其它方法具有若干缺点。TS AlGaInP器件结构的可替换方案是一种其中消除了半导体-半导体键合的薄 膜结构。替代地，部分加工的晶片被键合到典型地为Si、Ge或金属衬底的操作衬底。在键合 到操作衬底之后，生长衬底被移除且晶片加工完成。这样的器件通常如图2包含比如GaAs 的吸收η接触层以及其中η接触和ρ接触形成于半导体结构的对立侧面上的垂直注入结 构。
发明内容
根据本发明实施例，AlGaInP发光器件被形成为薄的倒装芯片器件。该器件包含 半导体结构，该半导体结构包含布置在η型区域和ρ型区域之间的AlGaInP发光层。电连 接到η和ρ型区域的η和ρ接触均形成于半导体结构的同一侧面上。在一些实施例中，该 器件包含厚η层以横向地分布电流，且包含较薄ρ层以主要垂直地传导电流。该半导体结 构经由接触连接到载具。生长衬底从半导体结构移除且上述的厚透明衬底被略去，使得该 器件内半导体层的总厚度可以在一些实施例中小于15 μ m,在一些实施例中小于10 μ m。半导体结构的顶侧可被纹理化、粗糙化或者图案化。为了最小化发光层的ρ侧上的接触电阻，该半导体结构可包含布置在P型区域和 P接触之间的P型接触层。P型接触层和P接触之间的界面可配置成使得当器件被正向偏 置时，载流子隧穿通过该界面。结果，接触不需要退火，这可改善接触的反射率，因为退火通 常致使半导体材料和金属接触之间合金化，该金属化通常减小接触的反射率。在一些实施 例中，该P接触层为至少在一些部分掺杂到至少5X IO18CnT3的空穴浓度的GaP、AlGaInP和 InGaP其中之一。ρ接触可以是整片金属，这增加了光学反射率，最小化了电学接触电阻并 减小了器件的热阻抗。隧穿接触可允许使用比如Ag的各种高反射性金属用于ρ接触。
图1说明生长在吸收衬底之上的现有技术AlGaInP LED器件结构。图2说明现有技术透明衬底AlGaInP LED。图3说明根据本发明实施例的器件的半导体结构。图4说明根据本发明实施例的倒装芯片器件。图5为封装发光器件的分解视图。图6说明一部分的ρ接触和ρ型接触层，其中重掺杂半导体点和电介质层布置在 部分的P接触和P型接触层之间。图7说明一部分的ρ接触和ρ型接触层，其中部分的P型接触层被蚀刻掉。
具体实施例方式取决于上下文，此处使用的〃 AlGaInP"可以特别地指铝、铟、镓和磷的四元合金， 或者大体上指铝、铟、镓和磷的任何二元、三元或四元合金。取决于上下文，此处使用的"接 触"可以特别地指金属电极，或者大体上指半导体接触层、金属电极以及任何布置在半导 体接触层和金属电极之间的结构的组合。如上所述，由于ρ型AlGaInP材料中低的空穴迁移率的原因，AlGaInP器件特别是 在发光区域的P侧上常规地包含厚层用于电流扩展。由于在AlGaInP中难以实现高空穴浓 度的原因，一般不使用较薄的P型层。根据本发明的实施例，AlGaInP发光器件包含重掺杂的薄ρ型接触层。反射性层可 以形成于P型接触层上，使得该器件可以配置成薄膜倒装芯片。η型III-V层通常具有比P 型层高的载流子迁移率，因此通过设计器件使得大多数横向电流分布发生在η型层内而不 是在P型层内，可以减小电流分布层的厚度。在这种器件中，选择η型层的特性以提供适当 的电流分布，最小化器件的串联电阻，并且最小化吸收损坏。图3说明根据本发明实施例的器件的外延结构。蚀刻停止层20生长在常规GaAs 衬底10之上。蚀刻停止层20可以是任何可用于停止稍后移除GaAs衬底10所使用的蚀 刻的材料。蚀刻停止层20可以是例如InGaP、AlGaAs或AlGalnP。蚀刻停止层20的材料 可以与生长衬底(典型地为GaAs)晶格匹配，不过其不需要晶格匹配。与生长衬底晶格不 匹配的蚀刻停止层可以足够薄以避免弛豫和/或可以被应变补偿。蚀刻停止层20的厚度 取决于用于移除GaAs衬底10的蚀刻溶液的选择性；蚀刻的选择性越低，蚀刻停止层越厚。 AlGaAs蚀刻停止层可以是例如介于2000人和5000Λ,不过如果如下文所描述蚀刻停止层用于纹理化器件的发射表面，则可使用较厚的蚀刻停止层。AlxGai_xAs蚀刻停止层的成份χ 可以是例如介于0. 50和0. 95。在一些实施例中，器件中包含多个蚀刻停止层。多个蚀刻停止层可以通过GaAs层 彼此分隔，不过它们不需要分隔。在一个实例中，第一蚀刻停止层生长在GaAs生长衬底上， 接着是GaAs层，接着是第二蚀刻停止层。器件层生长在第二蚀刻停止层之上。任何上文描 述的蚀刻停止层可以用于具有多个蚀刻停止层的器件中。器件中的蚀刻停止层可分别具有 所述属性(比如成份和厚度)，不过它们不需要如此。在第一实例中，AlGaAs第一蚀刻停止 层生长在GaAs衬底之上，接着是InGaP第二蚀刻停止层。在第二实例中，AlGaAs第一蚀刻 停止层生长在GaAs衬底之上，接着是AlInGaP第二蚀刻停止层。在一个实施例中，AlGaAs蚀刻停止层20生长在GaAs生长衬底10上。作为η型 区域22的一部分的η型AlGaInP层生长成与AlGaAs蚀刻停止层20直接接触。器件层从η型区域22开始生长在蚀刻停止层20之上，所述器件层在夹置于η型 区域和ρ型区域之间的发光区域内包含至少一个发光层。选择η型区域22的厚度和掺杂 浓度以得到低的电学电阻和良好的电流分布。例如，η型区域22可以是厚4μπι至ΙΟμπι且 用Te掺杂到约1 X IO18CnT3的浓度的AlGaInP层。AlGalnPn型区域22通常与GaAs晶格匹 配。在更高的掺杂剂浓度，用更薄的层可以获得相同的电流分布；然而，在更高的掺杂剂浓 度，不期望的自由载流子吸收会增加。η型区域22因此可包含不均勻的掺杂浓度，比如以 1 X IO18CnT3掺杂的一个或多个厚的区域以及更重掺杂直至例如1 X IO19CnT3的一个或多个薄 的区域。这些重掺杂区域可以用Te、Si、S或者其它合适的掺杂剂来掺杂，且高掺杂浓度可 以或者通过外延生长、通过掺杂剂扩散或者通过这二者来获得。选择η型区域22的成份以最小化在与发光区域的界面处的折射率台阶，以避免在 该界面处波导光。在一个实例中，在发光区域配置成发射红光的器件中，η型区域22的成 份为(Ala 40Ga0.60) ο. 5In0.5P，该成份与发光区域中的平均成份近似相同。发光区域或有源区域24生长在η型区域22之上。合适的发光区域的实例包含单 一的发光层以及多阱发光区域，在该多阱发光区域中，多个厚或者薄的发光阱由垒层分隔 开。在一个实例中，配置成发射红光的器件的发光区域26包含由(Ala65Gaa35)a5Ina5P垒分 隔开的(Alatl6Gaa94)a5Ina5P发光层。发光层和垒每个可具有例如介于20人和200Λ之间的 厚度。发光区域的总厚度可以为例如介于500人和3 μ m。ρ型区域26生长在发光区域24之上。ρ型区域26被配置成将载流子限制在发光 区域24内。在一个实例中，ρ型区域26为(Ala65Gaa35)a5Ina5P且包含更高Al成份的超薄 层以帮助限制电子。由于从发光区域24的ρ侧的电流注入主要是垂直的，ρ型区域26的 厚度可以是微米量级；例如介于0. 5 μ m和3 μ m。发光区域的发光层通过薄ρ型区域26邻 近P接触也可以减小器件的热阻抗。ρ型接触层28生长在ρ型区域26之上。ρ型接触层28是重掺杂的且对于由发光区 域24发射的光是透明的。例如，ρ型接触层28可以掺杂到在一些实施例中至少5Χ IO18CnT3 的空穴浓度，以及在一些实施例中至少1 X IO19CnT3的空穴浓度。ρ型接触层28可具有介于
100Λ和IGGGl的厚度。在一些实施例中，反射性层形成于P接触层28之上以形成非合 金化接触。P型接触层28和反射性层之间的电学接触是通过载流子隧穿通过界面的表面耗 尽区域来实现的。
6
在一些实施例中，ρ型接触层28为重掺杂的GaP。例如，由金属有机化学气相沉 积生长的GaP接触层28可以用Mg或Zn来掺杂，其被激活至至少8X 1018cm_3的空穴浓度。 GaP层可以在低生长温度和低生长速率生长；例如，在比约850°C的典型GaP生长温度低大 约50°C至200°C的生长温度，以及在为约5μπι每小时的典型GaP生长速率的大约至 10%的生长速率。由分子束外延生长的GaP接触可用C掺杂到至少IX IO19CnT3的浓度。作为在生长期间并入掺杂剂的可替换方案，如本领域中所已知的，可以生长ρ型 接触层，随后例如通过在扩散炉中或者在生长反应器中提供高压掺杂剂源，在生长之后使 掺杂剂从气相源扩散到P型接触层内。掺杂剂可以从气相源扩散到P型接触层28表面的 全部区域内，或者扩散到P型接触层28的离散区域内，例如通过在掺杂剂扩散之前用例如 电介质层遮蔽部分的P型接触层28。在一些实施例中，ρ型接触层28为重掺杂GaP或者晶格匹配的AlGaInP层。该层 是通过生长半导体材料，随后在所生长的层上沉积包含掺杂剂源的层而被掺杂。例如，掺杂 剂源层可以是元素ZruAuZn合金或者掺杂的电介质层。包含掺杂剂源的层可以可选地用扩 散阻挡层包覆。该结构被退火使得掺杂剂从掺杂剂源层扩散到半导体内。扩散阻挡层和剩 余的掺杂剂源层随后被剥离。在一个实例中，3000Λ至50001的包含4% Zn的AuZn合金 沉积在GaP层之上，接着是TiW扩散阻挡层。该结构被加热，随后剩余的TiW和AuZn被剥 罔。在一些实施例中，P型接触层28为与GaAs晶格不匹配的重掺杂InGaP或者 AlGaInP层。该层厚度介于100人和300Λ且用Mg或Zn掺杂到至少1 X 1019cm_3的空穴浓度。图4说明被加工成薄膜倒装芯片器件的图3的外延结构。诸如Ag的反射性金属 30形成于ρ型接触层28之上。在常规器件中，接触金属沉积在半导体上，随后在高温(例 如，在大于500°C的温度)退火以改善该接触。该退火可减少金属的反射率，这有可能是通 过致使金属和半导体的互混。在图4说明的器件中，由于至少一部分的ρ型接触层28和反 射性金属30之间的接触是通过隧穿来实现的，该接触被称为非合金化接触，且高温退火是 不需要的。通过吸除杂质或者改善金属接触和半导体接触层之间的键，低温退火(例如，在 低于300°C的温度)可改善隧穿接触。在一些实施例中，诸如氧化铟锡(ITO)或ZnO的非金属导电材料布置在至少一部 分的P型接触层28和反射性金属30之间。在一些实施例中，小接触区域和电介质镜的组合可以如图6中所说明布置在ρ接 触层28和反射性金属30之间，图6示出一部分的ρ型接触层28和反射性金属30。例如， 诸如AuZn的合金化金属的小点可被图案化在ρ接触层28上，所述小点被诸如Al2O3的非 导电氧化物52围绕。退火该结构以将AuZn掺杂剂扩散到半导体内以形成重掺杂半导体点 50，随后剥离剩余的AuZn金属。诸如Ag的反射性金属30形成于电介质52和重掺杂半导 体点50之上。在此实例中，暴露于AuZn扩散的小区域54提供电学接触，且由电介质52/ 反射性金属30覆盖的更大百分比的区域提供高反射性表面。ρ型层26 (示于图3)厚度可 以介于1 μ m和3 μ m以提供来自重掺杂半导体点50的足够良好的横向电流分布(示于图 6)。在图6说明的接触设计中，由于来自AuZn扩散区域的光学吸收被最小化，接触具有来 自电介质/金属区域的适当良好的反射率。
还可以如上文所述通过生长ρ型接触层28，形成具有开口 54的电介质区域52，随 后从开口 54上内的气相源将掺杂剂扩散到ρ型接触层28内，形成图6中的重掺杂半导体 点50。在一些实施例中，如图7所说明，部分的ρ型接触层28例如通过蚀刻被移除。诸 如P型接触层28的重掺杂层通常有点吸收。为了减少吸收，可以蚀刻掉在ρ型接触层28表 面处的吸收材料的区域59。ρ型接触层28的总厚度可以在区域59处被蚀刻掉，或者ρ型 接触层28的一些厚度可剩余，如图7所说明。ρ型接触层28的剩余部分58例如通过此处 描述的隧穿接触而形成与P接触30的电学接触。ρ接触30可以在区域59直接接触ρ型材 料的表面，或者可选的电介质材料56可以在其中部分的ρ型接触层28被蚀刻掉的区域59 中布置在P型接触层28和ρ接触30之间。回到图4，例如通过干法蚀刻在器件内蚀刻形成一个或多个通路，以露出η接触34 形成于其上的一部分的η型区域22。η型区域22和η接触34之间的直接电学接触可以通 过例如Au/Ge η接触34来实现。可替换地，η接触34可以是隧穿的非合金化反射性接触， 诸如沉积在η型层22的重掺杂区域上的Al。η和ρ接触34和30可通过一个或多个电介 质层32来电学隔离、重新分布和平坦化。器件的晶片随后被切片。单独的器件随后通过ρ 和η互连38和36连接到载具40。接触42和44可形成于载具40的背面上。在一些实施例中，为了消除对载具和LED管芯之间支撑管芯的底填料的需要，η和 P接触34和30可以形成在基本上同一平面内，且可覆盖LED结构背面的至少85%。载具具 有基本上在同一平面内的阳极和阴极接触的相应布局。LED管芯接触和载具接触互连在一 起使得LED管芯的基本整个表面由接触和底座支撑。不需要底填料。可以使用不同的LED到 底座互连的方法，诸如超声或热超声金属到金属互扩散(金-金、铜-铜、其它延性金属或 上述的组合)，或者使用诸如金-锡、金-锗、锡-银、锡-铅或其它类似合金体系的不同合金 j^H—ft。^禾尔力“LED Assembly Having Maximum Metal Support for LaserLift-Off of Growth Substrate"且通过引用结合于此的美国公开专利申请20070096130中更详细 描述了合适的互连。在将器件连接到载具40之后，例如通过在蚀刻停止层20上终止的蚀刻来移除生 长衬底10。可以通过干法蚀刻或者在η型区域22上终止的蚀刻来移除蚀刻停止层20。可 以纹理化(即，粗糙化或者用例如光子晶体来图案化)η型区域22的露出表面以改善光提 取。例如，可以通过干法蚀刻、光化学蚀刻或者光电化学蚀刻来粗糙化η型区域22。可替换 地，可以纹理化蚀刻停止层20，随后通过干法蚀刻将图案转移到η型区域22。在一些实施 例中，附加的透明导电氧化物层沉积在η型区域22的纹理化表面上以改善器件中的电流分 布。成品器件中剩余半导体材料的总厚度在一些实施例中可以小于15 μ m，在一些实 施例中可以小于ΙΟμπι。在一个实例中，η型区域22为4μπι至6μπι厚，发光区域24为 1. 5 μ m厚，以及ρ型区域26为1. 5 μ m厚，得到总厚度为7 μ m至9 μ m。在一些实施例中，成品器件中的所有半导体层(除了发光层之外)，特别是η接触 形成于其上的η型层，具有比发光区域的发光层的带隙大的带隙。因此，在这些实施例中， 该器件内发光层以外的所有半导体层不直接吸收由发光区域发射的光。此处描述的实施例与常规TS AlGaInP器件相比可提供诸多优点。例如，本发明实施例的提取效率可以接近具有成形侧壁的厚窗口 TSAlGaInP器件的提取效率，但是来自 薄膜器件的增强的表面发射可得到更好的指向性和更高的表面亮度。此外，此处描述的实 施例实现了更简单的生长结构、不昂贵的制作以及潜在更佳的从有源区域的热提取。通过 此处描述的实施例可以避免常规TS AlGaInP器件中常见的生长问题，诸如在通过VPE生长 GaP窗口期间ρ掺杂剂的扩散。此处描述的实施例较其它薄膜器件可提供若干优点。例如，在一些上述实施例中， 不需要晶片级键合，无论是半导体_半导体晶片级键合还是晶片级键合到操作衬底。晶片 级键合由于所键合的结构或层之间的热膨胀失配的原因通过引入应力而可能损伤半导体 结构。此外，晶片级键合会受后续加工步骤损伤。上述实施例还可以简化制造，因为它们不 需要切割被键合到操作衬底的结构。此外，上述实施例消除了与垂直注入结构关联的问题， 诸如发光区域的光学闭塞、脆弱的引线结合以及与邻近光学元件的结构性干扰。图5为如美国专利6，274，924中更详细地描述的封装发光器件的分解视图。热沉 嵌块100放置到插入成型引线框架中。插入成型引线框架为例如围绕提供电学路径的金属 框架106模制的填充塑料材料105。嵌块100可包含可选的反射器杯102。可以为上面实 施例中描述的任何器件的发光器件管芯104直接地或者经由导热底座103间接地安装到嵌 块100。可以添加可以是光学透镜的覆盖件108。已经详细地描述了本发明之后，本领域技术人员应当理解的是，鉴于本公开内容， 在不脱离此处描述的发明构思的精神的情况下可以对本发明进行改动。因此，不应当预期 本发明的范围限于所说明和描述的特定实施例。
权利要求
一种方法，包含在生长衬底之上生长包含布置在n型区域和p型区域之间的AlGaInP发光层的半导体结构；形成电连接到该半导体结构的该n型区域和p型区域的n接触和p接触，其中该接触均布置在该半导体结构的同一侧上以及其中该n接触和p接触的至少一个是反射性的；将该半导体结构连接到载具；以及在将该半导体结构连接到该载具之后，移除该生长衬底。
2.如权利要求1所述的方法，其中移除该生长衬底包含用一蚀刻来蚀刻该生长衬底， 该蚀刻在布置于该半导体结构和该生长衬底之间的蚀刻停止层上终止。
3.如权利要求2所述的方法，其中该蚀刻停止层为AlGaAs、InGaP和AlGaInP其中之
4.如权利要求2所述的方法，其中 该蚀刻停止层为AlGaAs ；以及直接接触该蚀刻停止层的该半导体结构的一部分为AlGalnP。
5.如权利要求1所述的方法，其中在将该半导体结构连接到该载具之前形成该η接触 和P接触。
6.如权利要求1所述的方法，其中 该η接触包含Au和Ge ；以及该η接触直接接触η型III-P层。
7.如权利要求1所述的方法，其中该半导体结构包含布置在该P型区域和该P接触之间的P型接触层；以及 该P型接触层的至少一部分被掺杂到至少5Χ IO18CnT3的空穴浓度。
8.如权利要求7所述的方法，其中ρ型掺杂剂通过下述之一被引入该ρ型接触层在 生长该P型接触层期间引入，以及在生长该P型接触层之后从气相源扩散。
9.如权利要求7所述的方法，进一步包含在形成该接触之前蚀刻掉该ρ型接触层的部分。
10.如权利要求9所述的方法，进一步包含在该ρ接触和该ρ型区域之间，在与该ρ型 接触层的被蚀刻掉的部分对应的至少一个区域中布置电介质。
11.如权利要求7所述的方法，进一步包含在该P型接触层之上形成具有开口的电介质 层，其中掺杂到至少5Χ IO18CnT3的空穴浓度的该ρ型接触层的部分与该电介质层中的开口 对准。
12.如权利要求7所述的方法，其中生长半导体结构包含通过金属有机化学气相沉积 以小于5000Λ每小时的生长速率生长该ρ型接触层。
13.如权利要求7所述的方法，其中该P型接触层为GaP、AlGaInP和InGaP其中之一。
14.如权利要求1所述的方法，其中生长该半导体结构包含 生长P型接触层；在该P型接触层之上沉积包含掺杂剂的层，其中所述包含掺杂剂的层为金属和电介质 其中之一；退火该结构；以及移除所述包含掺杂剂的层。
15.如权利要求14所述的方法，进一步包含在沉积所述包含掺杂剂的层之前，在该ρ型 接触层之上沉积具有开口的电介质层。
16.如权利要求1所述的方法，其中生长半导体结构包含生长半导体晶片，该方法进一 步包含在将该半导体结构连接到载具之前，将该晶片切片成单独的半导体结构。
17.如权利要求1所述的方法，其中该ρ接触和该ρ型区域之间的界面配置成使得当该 半导体结构被正向偏置时，载流子隧穿通过该界面。
18.一种器件，包含包含布置在η型区域和ρ型区域之间的AlGaInP发光层的半导体结构； 电连接到该η型区域和ρ型区域的η接触和ρ接触，其中该η接触和ρ接触均形成在 该半导体结构的同一侧上以及其中该η接触和ρ接触的至少一个是反射性的；以及 载具，其中该半导体结构经由该接触连接到该载具；其中该器件中的半导体层的总厚度小于15ym以及该半导体结构的顶侧的至少一部 分被纹理化。
19.如权利要求18所述的器件，其中该半导体结构的顶侧的至少一部分进行下述其中 之一随机粗糙化、图案化以及图案化成光子晶体图案。
20.如权利要求18所述的器件，进一步包含布置在该ρ型区域和该ρ接触之间的ρ型 接触层，其中该P型接触层和该P接触之间的界面配置成使得当该器件被正向偏置时，载流 子隧穿通过该界面。
21.如权利要求18所述的器件，进一步包含布置在该ρ型区域和该ρ接触之间的ρ型 接触层，其中至少一部分的该P型接触层和该P接触之间的界面是反射性的。
22.如权利要求21所述的器件，其中该ρ型接触层被掺杂到至少5X IO18CnT3的空穴浓度。
23.如权利要求21所述的器件，其中该P型接触层为GaP、AlGaInP和InGaP其中之一；以及 该P接触包含Ag。
24.如权利要求21所述的器件，进一步包含布置在至少一部分的该ρ型接触层和该ρ 接触之间的导电氧化物，其中该导电氧化物为ITO和ZnO其中之一。
25.如权利要求18所述的器件，其中该器件中除了任何发光层以外的所有半导体层具 有比至少一个发光层的带隙大的带隙。
全文摘要
AlGaInP发光器件被形成为薄的倒装芯片器件。该器件包含半导体结构，该半导体结构包含布置在n型区域(22)和p型区域(26)之间的AlGaInP发光层(24)。电连接到n和p型区域的n和p接触(34，32)均形成于半导体结构的同一侧上。半导体结构经由接触连接到载具(40)。生长衬底从半导体结构移除且厚透明衬底被略去，使得器件中半导体层的总厚度在一些实施例中小于15μm，在一些实施例中小于10μm。半导体结构的顶侧可被纹理化。
文档编号H01L33/48GK101897048SQ200880120918
公开日2010年11月24日 申请日期2008年12月15日 优先权日2007年12月14日
发明者J·E·埃普勒, M·R·克拉梅斯, P·N·格利洛特, R·I·奥尔达兹 申请人:皇家飞利浦电子股份有限公司;飞利浦拉米尔德斯照明设备有限责任公司