专利名称：形成底部电极和相变电阻的方法
技术领域：
本发明涉及半导体技术领域，尤其涉及形成底部电极和相变电阻的方法。
背景技术：
随着信息技术的发 展，存储器件的需要越来越大，因此促进了存储器件朝着高性能、低压、低功耗、高速及高密度方向发展。相变存储器(PCRAM，phase change RandomAccess Memory)是在CMOS集成电路基础上发展起来的新一代非易失性存储器,其使用元素周期表中V族或VI族的ー种或ー种以上元素的合金作为相变电阻，用相变电阻作为存储单元，相变电阻在以电脉冲的形式集中加热的情况下，能够从有序的晶态(电阻低)快速转变为无序的非晶态(电阻高得多)。典型的相变存储器使用硫族化物合金(比如GST，GeSbTe)作为相变电阻，存储单元是ー种极小的硫族合金颗粒，相变电阻的非晶(a_GST，a-GeSbTe)和结晶(c_GST，C-GeSbTe)状态具有不同的电阻率，结晶状态具有大约为千欧姆(kQ)的典型电阻，而非晶状态具有大约为兆欧姆(MQ)的典型电阻，因此通常利用硫族化物合金材料(比如GST，GeSbTe)制作相变电阻。通过测量PCRAM存储单元的电阻值(即相变电阻的电阻值)来读取PCRAM单元。对于相变存储器来说，底部电极和相变电阻之间的接触面积越小，相变存储器的性能越好。图I至图6为现有技术形成底部电极和相变电阻的方法的剖面结构示意图，參考图I至图6，现有技术中形成底部电极和相变电阻的方法包括參考图1，提供基底10，基底10上形成有具有底部电极12的第一介质层11 ;參考图2,在第一介质层11和底部电极12形成的表面上依次形成氧化硅层13、氮化硅层14、氧化硅层15，利用光刻/刻蚀图形化所述氧化硅15在其中形成开ロ 151，该开ロ 151的底部暴露出氮化硅层14 ;參考图3，沉积氮化娃层16,覆盖所述氧化娃层15的表面、开ロ 151的底部和侧壁；參考图4,刻蚀去除氧化娃层15表面、开ロ 151底部的氮化娃层16,剩余开ロ 151侧壁的氮化娃层161 (称为侧墙)，由于开ロ 151的侧壁增加了该氮化硅层161，使得开ロ 151的口径减小；參考图5，以具有开ロ 151的氧化娃层15为掩膜刻蚀开ロ 151下面的氮化娃层14和氧化娃层13,形成通孔17 ;參考图6，在通孔17内填充相变材料形成相变电阻18。由于开ロ 151的侧壁增加了该氮化硅层161，使得开ロ 151的口径减小，因此形成的通孔17的口径也减小，这样相变电阻18与底部电极12的接触面积也就相应的减小。然而随着半导体技术的发展，器件的特征尺寸越来越小，通过在开ロ 151的侧壁形成侧墙的方法减小开ロ 151的口径的エ艺非常难控制，也就是说利用以上所述的方法形成具有小的接触面积的底部电极和相变电阻的エ艺很难控制。
发明内容
本发明实施例解决的问题是现有技术形成具有小的接触面积的底部电极和相变电阻的エ艺很难控制。为解决上述问题，本发明实施例提供ー种形成底部电极和相变电阻的方法，包括:提供基底；在所述基底上形成具有底部电极的第一介质层，所述底部电极的表面与所述第一介质层的表面相平；在所述底部电极上依次形成中间层和帽层，覆盖所述底部电极；以所述帽层为掩膜对所述中间层进行离子注入，在所述中间层形成具有掺杂离子的外侧部、所述外侧部之间的中间层为中间部；去除所述帽层和所述外侧部；以所述中间部为掩膜刻蚀所述底部电极，去除未被所述中间部遮盖的部分高度的 底部电极，在剩余的底部电极和所述第一介质层之间形成凹槽；去除所述中间部；在所述凹槽内形成第二介质层，所述第二介质层的表面与所述第一介质层的表面相平；在所述剩余的底部电极上形成相变电阻。可选地，所述中间层的材料为氮化硅，所述帽层的材料为多晶硅。可选地，在所述底部电极上依次形成中间层和帽层，覆盖所述底部电极包括形成中间层，覆盖所述第一介质层和所述底部电极形成的表面；形成帽层，覆盖所述中间层；依次刻蚀所述帽层和中间层，去除所述第一介质层上的帽层和中间层。可选地，所述去除所述帽层和所述外侧部的方法为利用湿法刻蚀去除所述帽层和所述外侧部。可选地，所述以所述中间部为掩膜刻蚀所述底部电极的方法为以所述中间部为掩膜干法刻蚀所述底部电极。可选地，去除所述中间部的方法为湿法刻蚀。可选地，所述在所述凹槽内形成第二介质层，所述第二介质层的表面与所述第一介质层的表面相平包括形成第二介质层，填满所述凹槽且覆盖所述第一介质层、剩余的底部电极；去除高出所述第一介质层表面的第二介质层，剩余所述凹槽内的第二介质层，使所述第二介质层的表面与所述第一介质层的表面相平。可选地，所述第一介质层的材料为氧化硅。可选地，所述底部电极的材料为钨或铜或多晶硅。可选地，所述第二介质层的材料为氧化硅。与现有技术相比，本发明具有以下优点本技术方案通过在底部电极上依次形成中间层和帽层，覆盖所述底部电极；以帽层为掩膜对中间层进行离子注入，在中间层形成具有掺杂离子的外侧部、所述外侧部之间的中间层为中间部；然后，去除帽层和外侧部，仅剩余中间部；接着，以中间部为掩膜刻蚀所述底部电极，去除未被所述中间部遮盖的部分高度的底部电极，这样底部电极的顶面的面积也就缩小了，之后在剩余的底部电极上形成相变电阻时，相变电阻与底部电极之间的接触面积减小。可以通过调节对中间层进行离子注入的离子的能量控制中间层的外侧部的尺寸，从而控制中间层的中间部的顶面的面积，因此エ艺简单、容易控制。
图I至图6为现有技术形成底部电极和相变电阻的方法的剖面结构示意图；图7为本发明具体实施例的形成底部电极和相变电阻的方法的流程示意图；图8a、图8b至图16a、图16b为本发明具体实施例的形成底部电极和相变电阻的方法的剖面结构示意图、俯视示意图。
具体实施例方式本发明具体实施方式
的形成底部电极和相变电阻的方法，通过在底部电极上依次 形成中间层和帽层，覆盖所述底部电极；以帽层为掩膜对中间层进行离子注入，在中间层形成具有掺杂离子的外侧部、所述外侧部之间的中间层为中间部；然后，去除帽层和外侧部，仅剩余中间部；接着，以中间部为掩膜刻蚀所述底部电极，去除未被所述中间部遮盖的部分高度的底部电极，这样底部电极的顶面的面积也就縮小了，之后在剰余的底部电极上形成相变电阻时，相变电阻与底部电极之间的接触面积减小。可以通过调节对中间层进行离子注入的离子的能量控制中间层的外侧部的尺寸，从而控制中间层的中间部的顶面的面积，因此エ艺简单、容易控制。为了使本领域技术人员可以更好的理解本发明，下面结合附图详细说明本发明具体实施方式
的形成底部电极和相变电阻的方法。图7为本发明具体实施例的形成底部电极和相变电阻的方法的流程示意图，參考图7，本发明具体实施方式
的形成底部电极和相变电阻的方法包括步骤S11，提供基底；步骤S12，在所述基底上形成有具有底部电极的第一介质层，所述底部电极的表面与所述第一介质层的表面相平；步骤S13，在所述底部电极上依次形成中间层和帽层，覆盖所述底部电极；步骤S14，以所述帽层为掩膜对所述中间层进行离子注入，在所述中间层形成具有掺杂离子的外侧部、所述外侧部之间的中间层为中间部；步骤S15，去除所述帽层和所述外侧部；步骤S16，以所述中间部为掩膜刻蚀所述底部电极，去除未被所述中间部遮盖的部分高度的底部电极，在剰余的底部电极和所述第一介质层之间形成凹槽；步骤S17，去除所述中间部；步骤S18，在所述凹槽内形成第二介质层，所述第二介质层的表面与所述第一介质层的表面相平；步骤S19，在所述剩余的底部电极上形成相变电阻。图8a、图8b至图16a、图16b为本发明具体实施例的形成底部电极和相变电阻的方法的剖面结构示意图、俯视示意图，各组图的图a为对应的图b沿a-a方向的剖面结构示意图，下面结合图7和图8a、图8b至图16a、图16b详细本发明具体实施例的形成底部电极和相变电阻的方法。结合參考图7和图8a、图8b，执行步骤S11，提供基底30 ;步骤S12，在所述基底30上形成具有底部电极32的第一介质层31，所述底部电极32的表面与所述第一介质层31的表面相平。需要说明的是，本发明中，底部电极32的表面与所述第一介质层31的表面相平并不意味着底部电极32的表面与所述第一介质层31的表面完全相平，在一定的工艺条件内允许两者的表面存在一定的误差不完全相平。本发明具体实施例中，基底30的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI);或者还可以为其它的材料，例如砷化镓等III-V族化合物。本发明具体实施例中第一介质层31的材料为氧化硅，但不限于氧化硅，可以为本领域技术人员公知的其他材料。底部电极32的材料为钨或铜或多晶硅，但不限于钨或铜或多晶硅，可以为本领域技术人员公知的其他材料。形成底部电极32的方法为利用化学气相沉积或物理气相沉积或本领域技术人员公知的其他方法，在基底30上形成第一介质层31 ;利用光刻、刻蚀工艺图形化第一介质层31，在第一介质层31中形成通孔；之后在通孔中填充导电材料，例如铜或钨或多晶硅，形成底部电极32。结合参考图7和图10a、10b，执行步骤S13，在所述底部电极32上依次形成中间层 33和帽层34，覆盖所述底部电极32。在所述底部电极32上依次形成中间层33和帽层34具体为在所述底部电极32上形成中间层33，在所述中间层33上形成帽层34。在具体实施例中，在所述底部电极32上依次形成中间层33和帽层34，覆盖所述底部电极32包括参考图9a、图％，形成中间层33，覆盖所述第一介质层31和所述底部电极32形成的表面；形成帽层34，覆盖所述中间层33 ;依次刻蚀所述中间层33和帽层34，去除所述第一介质层31上的中间层和帽层。所述中间层33的材料为氮化硅，所述帽层34的材料为多晶硅。结合参考图7和图11a、图11b，执行步骤S14，以所述帽层34为掩膜对所述中间层33进行离子注入，在所述中间层33形成具有掺杂离子的外侧部331、所述外侧部331之间的中间层为中间部332。其中，所述中间部332的顶面具有预定的面积。在以帽层34为掩膜对中间层33进行离子注入时，由于中间层33的顶面被帽层34遮盖，因此注入的离子只能通过中间层33的侧面进入中间层33内，通过控制离子注入的能量以及剂量等可以控制离子进入中间层33的横向深度，即平行中间层33顶面方向的深度，掺杂入离子的部分为外侧部331，中间部332没有掺杂离子。中间部332的顶面的预定面积根据实际需要确定，并且可以通过控制离子注入的能量以及剂量等可以控制离子进入中间层33的横向深度，也就是控制中间部332顶面的预定面积。在中间层33的外侧部331掺杂离子，中间部332没有掺杂离子，因此中间部332和外侧部331的材料特性一致性被破坏，外侧部331经过掺杂离子之后，对中间层33进行湿法刻蚀时，外侧部331和中间部332具有高的刻蚀选择比，可以利用湿法刻蚀去除外侧部331，保留中间部332。结合参考图7和图12a、图12b，执行步骤S15，去除所述帽层34和所述外侧部331。本发明具体实例中，去除所述帽层34和所述外侧部331的方法为利用湿法刻蚀去除所述帽层34和所述外侧部331。其中帽层34、外侧部331和中间部332具有高的刻蚀选择比，因此可以利用湿法刻蚀去除所述帽层34和所述外侧部331，保留中间部332。本发明具体实施例中，中间层33的材料为氮化硅，所述帽层34的材料为多晶硅，对中间层33和帽层34进行湿法刻蚀去除帽层34和所述外侧部331。本发明具体实施例中，中间层33的材料不限于氮化硅，帽层34的材料不限于多晶硅，只要满足去除帽层33和外侧部331时，帽层33、外侧部331和中间部332具有高的刻蚀选择比即可。结合參考图7和图13a、图13b，执行步骤S16，以所述中间部332为掩膜刻蚀所述底部电极32，去除未被所述中间部332遮盖的部分高度的底部电极32，在剰余的底部电极32和所述第一介质层31之间形成凹槽35。以所述中间部332为掩膜干法刻蚀所述底部电极32，其中，去除未被中间部332遮盖的底部电极32的部分高度可以根据实际需要通过控制刻蚀的时间控制。结合參考图7和图14a、图14b，执行步骤S17，去除所述中间部332。本发明具体实施例中，去除所述中间部332的方法为湿法刻蚀，但不限于湿法刻蚀。结合參考图7和图15a、图15b，执行步骤S18，在所述凹槽35内形成第二介质层36，所述第二介质层36的表面与所述第一介质层31的表面相平。第一介质层31和第二介质层36并非严格相平，在一定的エ艺条件内允许存在一定的误差。在所述凹槽35内形成第二介质层36，所述第二介质层36的表面与所述第一介质层31的表面相平包括形成第ニ介质层36，填满所述凹槽35且覆盖所述第一介质层31、剰余的底部电极32 ;去除高出所 述第一介质层31表面的第二介质层，剩余所述凹槽35内的第二介质层36，使所述第二介质层36的表面与所述第一介质层31的表面相平。结合參考图7和图16a、图16b，执行步骤S19，在所述剩余的底部电极32上形成相变电阻37。形成相变电阻37的方法为沉积相变材料，覆盖第一介质层31、第二介质层36以及剩余的底部电极32，该相变材料为硫族化合物合金，可以为GexSbyTez(0 < x、y、z < 1，x+y+z = I)、Ag-In-Sb-Te或者Ge-Bi-Te,之后图形化相变材料剩余第二介质层36和剩余的底部电极32上的相变材料作为相变电阻37。以上所述的方法，位于底部电极32上的帽层34和中间层33的图形为条状的，在一列上的底部电极32由同一条状的帽层34和中间层33覆盖，因此对中间层33进行离子注入后，掺杂了离子的外侧部331呈条状，中间部332呈条状，外侧部331位于中间部332的两侧。在其他实施例中，位于底部电极32上的帽层34和中间层33的图形可以为方形，每ー个底部电极32上的中间层33和帽层34彼此相互分离。以上所述仅为本发明的具体实施例，为了使本领域技术人员更好的理解本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。
权利要求
1.一种形成底部电极和相变电阻的方法，其特征在于，包括 提供基底； 在所述基底上形成具有底部电极的第一介质层，所述底部电极的表面与所述第一介质层的表面相平； 在所述底部电极上依次形成中间层和帽层，覆盖所述底部电极； 以所述帽层为掩膜对所述中间层进行离子注入，在所述中间层形成具有掺杂离子的外侧部，所述外侧部之间的中间层为中间部； 去除所述帽层和所述外侧部； 以所述中间部为掩膜刻蚀所述底部电极，去除未被所述中间部遮盖的部分高度的底部电极，在剩余的底部电极和所述第一介质层之间形成凹槽； 去除所述中间部； 在所述凹槽内形成第二介质层，所述第二介质层的表面与所述第一介质层的表面相平； 在所述剩余的底部电极上形成相变电阻。
2.如权利要求I所述的形成底部电极和相变电阻的方法，其特征在于，所述中间层的材料为氮化硅，所述帽层的材料为多晶硅。
3.如权利要求I所述的形成底部电极和相变电阻的方法，其特征在于，在所述底部电极上依次形成中间层和帽层，覆盖所述底部电极包括 形成中间层，覆盖所述第一介质层和所述底部电极； 形成帽层，覆盖所述中间层； 依次刻蚀所述帽层和中间层，去除所述第一介质层上的帽层和中间层。
4.如权利要求I所述的形成底部电极和相变电阻的方法，其特征在于，所述去除所述帽层和所述外侧部的方法为利用湿法刻蚀去除所述帽层和所述外侧部。
5.如权利要求I所述的形成底部电极和相变电阻的方法，其特征在于，所述以所述中间部为掩膜刻蚀所述底部电极的方法为以所述中间部为掩膜干法刻蚀所述底部电极。
6.如权利要求I所述的形成底部电极和相变电阻的方法，其特征在于，去除所述中间部的方法为湿法刻蚀。
7.如权利要求I所述的形成底部电极和相变电阻的方法，其特征在于，所述在所述凹槽内形成第二介质层，所述第二介质层的表面与所述第一介质层的表面相平包括 形成第二介质层，填满所述凹槽且覆盖所述第一介质层、剩余的底部电极； 去除高出所述第一介质层表面的第二介质层，剩余所述凹槽内的第二介质层，使所述第二介质层的表面与所述第一介质层的表面相平。
8.如权利要求I所述的形成底部电极和相变电阻的方法，其特征在于，所述第一介质层的材料为氧化硅。
9.如权利要求I所述的形成底部电极和相变电阻的方法，其特征在于，所述底部电极的材料为钨或铜或多晶硅。
10.如权利要求I所述的形成底部电极和相变电阻的方法，其特征在于，所述第二介质层的材料为氧化硅。
全文摘要
一种形成底部电极和相变电阻的方法，包括提供基底；在基底上形成具有底部电极的第一介质层，底部电极的表面与第一介质层的表面相平；在底部电极上依次形成中间层和帽层，覆盖底部电极；以帽层为掩膜对中间层进行离子注入，在中间层形成具有掺杂离子的外侧部、外侧部之间的中间层为中间部；去除帽层和外侧部；以中间部为掩膜刻蚀底部电极，去除未被中间部遮盖的部分高度的底部电极，在剩余的底部电极和第一介质层之间形成凹槽；去除中间部；在凹槽内形成第二介质层，第二介质层的表面与第一介质层的表面相平；在剩余的底部电极上形成相变电阻。本技术方案工艺简单、容易控制。
文档编号H01L45/00GK102856491SQ201110180750
公开日2013年1月2日 申请日期2011年6月29日 优先权日2011年6月29日
发明者张翼英 申请人:中芯国际集成电路制造(上海)有限公司