专利名称：半导体器件的金属栅极结构的制作方法
技术领域：
本发明涉及的是集成电路制造，并且更具体地涉及的是金属栅极结构。
背景技术：
随着技术节点的缩小，在一些集成电路(IC)中期望利用金属栅电极来替代传统的多晶硅栅电极，从而在部件尺寸变小的同时改进器件性能。形成金属栅电极的工艺被称作“后栅极”工艺，在该工艺中“后”制造最终的栅极结构，这减小了后续工艺(包括在形成栅极之后必须要执行的高温处理)的数量。然而，对在互补金属氧化物半导体(CMOS)的制造过程中实施这种部件和工艺而言仍存在挑战。随着栅极长度以及器件之间的空间的减小，这些问题变得更为严重。例如，因为邻近的栅极之间的原子扩散导致CMOS器件的阈值电压出现了改变，所以很难为CMOS器件提供稳定的阈值电压，由此还提高了器件不稳定和/或器件失效的可能性。因此，亟需一种阈值电压对工艺变化不敏感的金属栅极结构
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种互补金属氧化物半导体(CMOS)半导体器件，包括衬底，包括邻近P有源区域和N有源区域并且将所述P有源区域和所述N有源区域分隔开的隔离区域；P金属栅电极，位于所述P有源区域上方并且在所述隔离区域上方延伸，其中，所述P金属栅电极包括P功函金属以及位于所述P功函金属和所述衬底之间的含氧TiN层；以及N金属栅电极，位于所述N有源区域上方并且在所述隔离区域上方延伸，其中，所述N金属栅电极包括N功函金属以及位于所述N功函金属和所述衬底之间的富氮TiN层，其中，在所述隔离区域上方，所述富氮TiN层与所述含氧TiN层相连接。在该CMOS半导体器件中，还包括含氧TaN层，位于所述含氧TiN层和所述P功函金属之间。在该CMOS半导体器件中，还包括富氮TaN层，位于所述富氮TiN层和所述N功函金属之间。在该CMOS半导体器件中，还包括含氮栅极介电层，位于所述富氮TiN层和所述衬底之间。在该CMOS半导体器件中，所述N金属栅电极具有凹部，所述P金属栅电极具有延伸到所述凹部中的凸部。在该CMOS半导体器件中，所述P金属栅电极的最大宽度与所述N金属栅电极的最小宽度的比率从大约1. 05至1. 2。在该CMOS半导体器件中，还包括含氧TaN层，位于所述N功函金属和所述P功函金属之间。在该CMOS半导体器件中，还包括富氮TaN层，位于所述N功函金属和所述P功函金属之间。在该CMOS半导体器件中，所述N功函金属包括选自由T1、Ag、Al、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn、和Zr所构成的组中的材料。在该CMOS半导体器件中，所述P功函金属包括选自由TiN、WN、TaN、和Ru所构成的组中的材料。根据本发明的另一方面，提供了一种制造CMOS半导体器件的方法，包括提供包括邻近P有源区域和N有源区域并且将所述P有源区域和所述N有源区域分隔开的隔离区域的衬底；在层间介电(ILD)层内形成栅极带，所述栅极带包括位于所述P有源区域、所述隔离区域、和所述N有源区域上方的伪栅电极和TiN层；去除所述伪栅电极的第一部分，以形成位于所述P有源区域的整个长度上方并且在所述ILD层内的所述隔离区域上方延伸的第一开口，所述第一开口暴露出所述TiN层的第一部分；对所述TiN的所述第一部分实施含氧等离子体处理；利用第一金属材料填充所述第一开口 ；去除所述伪栅电极的第二部分，以形成位于所述N有源区域的整个长度上方并且在所述ILD层中的所述隔离区域上方延伸的第二开口，所述第二开口 暴露出所述TiN层的第二部分；对所述TiN层的所述第二部分实施含氮等离子体处理；以及利用第二金属材料填充所述第二开口。在该方法中，使用包括02、03、或者H2O的源气体对所述TiN层的所述第一部分执行含氧等离子体处理步骤。在该方法中，在大约200W至1000W的源功率下对所述TiN层的所述第一部分执行
含氧等离子体处理步骤。 在该方法中，在大约2mTorr至5mTorr的压力下对所述TiN层的所述第一部分执行含氧等离子体处理步骤。在该方法中， 使用包括N2或者NH3的源气体对所述TiN层的所述第二部分执行含氮等离子体处理步骤。在该方法中，在大约200W至1000W的源功率下对所述TiN层的所述第二部分执行
含氮等离子体处理步骤。在该方法中，在大约2mTorr至5mTorr的压力下对所述TiN层的所述第二部分执行含氮等离子体处理步骤。在该方法中，还包括在形成所述第一开口之后，在所述TiN层的所述第一部分上方形成TaN层。在该方法中，还包括在形成所述第二开口之后，在所述TiN层的所述第二部分上方形成TaN层。在该方法中，使用各向同性蚀刻工艺执行去除所述伪栅电极的第一部分以形成第一开口的步骤。
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是示出了根据本公开的各个方面的制造包括了金属栅极结构的CMOS半导体器件的方法的流程图；以及图2-图9D是根据本发明的各个方面的CMOS半导体器件的金属栅极结构在各个制造阶段中的示意性截面图。
具体实施例方式以下公开 提供了多种不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。为了简单和清楚，可以不同的比例任意绘制各个部件。另夕卜，本发明可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。另外，虽然本公开提供了“后栅极”金属栅极工艺的实例，但是，本领域的技术人员可以意识到其他工艺的应用性和/或其他材料的使用。图1是示出了根据本公开的各个方面的制造包括了金属栅极结构的互补金属氧化物半导体(CMOS)半导体器件的方法100的流程图。图2-图9D是根据本公开的各个实施例的CMOS半导体器件200的金属栅极结构在各个制造阶段中的示意性截面图。可以理解，可以通过普通的CMOS技术工艺制造CMOS半导体器件200的其他部分，因此，在本文中仅简要地描述CMOS工艺的一些实例。同时，为了更好地理解本发明的构思，对图1至图9D进行了简化。例如，尽管附图示出的是CMOS半导体器件200的金属栅极结构，但可以理解，该CMOS半导体器件200可以是集成电路(IC)的一部分，该集成电路可以包括大量其他器件，包括电阻器、电容器、电感器和/或熔丝等。参考图1和图2，方法100开始于步骤102，在该步骤中提供了衬底20，其中，衬底20包括与P有源区域204p和N有源区域204n邻近并且将其分隔开的隔离区域202。衬底20可以包括硅衬底。衬底20可以可选地包括硅锗、砷镓、或其他适当的半导体材料。衬底20可以还包括其他部件，诸如，各种掺杂的区域、埋置层和/或外延层。另外，衬底20可以是绝缘体上半导体，诸如，绝缘体上硅(S0I)。在其他实施例中，半导体衬底20可以包括掺杂外延层、梯度半导体层、和/或还可以包括位于另一个不同种类的半导体层上的半导体层，诸如，娃锗层上的娃层。在其他实例中，化合物半导体衬底可以包括多层娃结构，或娃衬底可以包括多层化合物半导体结构。在所描述实施例中，隔离区域202可以使用隔离技术(诸如，硅的局部氧化(L0C0S)或浅沟道隔离(STI))来限定和电隔离各个有源区域204p、204n。在本实施例中，隔离区域202包括STI。隔离区域202可以包含以下材料，诸如，氧化硅、氮化硅、氮氧化硅、氟化物掺杂硅酸盐玻璃(FSG)、低k介电材料、和/或其组合。可以通过适当的工艺形成隔离区域202。如一个实例，STI的形成可以包括通过传统的光刻工艺来图案化半导体衬底20，在衬底20中蚀刻沟槽(例如，通过使用干式蚀刻、湿式蚀刻、和/或等离子体蚀刻工艺)以及利用介电材料填充该沟槽(例如，使用化学汽相沉积工艺)。在一些实施例中，被填充的沟槽可以具有多层结构，诸如，填充了氮化硅或氧化硅的热氧化物衬垫层。另外，根据本领域所公知的设计要求，P有源区域204p和N有源区域204n可以包括多种掺杂结构。例如，P有源区域204p掺杂有n型掺杂物，诸如，磷或砷#有源区域204n掺杂有P型掺杂物，诸如，硼或BF2。在所描述实施例中，P有源区域204p可以作为配制为P型金属氧化物半导体场效应晶体管的区域(被称为pMOSFET 200p) #有源区域204n可以作为配制为n型金属氧化物半导体场效应晶体管的区域(被称为nM0SFET200n)。方法100继续步骤104，在该步骤中通过在层间介电(ILD)层224内部形成栅极带210来制造出图3中的结构，栅极带210包括伪位于P有源区域204p、隔离区域202、和N有源区域204n上方的栅电极216和TiN层214。在所描述实施例中，栅极介电层212形成在衬底20上方。在一些实施例中，栅极介电层212可以包含氧化硅、氮化硅、氮氧化硅、或高k电介质。高k电介质包括某些金属氧化物。用于高k电介质的金属氧化物实例包括L1、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu 及其混合物的氧化物。在本实施例中，栅极介电层212是包括了厚度在大约10埃至30埃的HfOX的高k介电层。可以使用适当的工艺(诸如，原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(PVD)、热氧化、UV臭氧氧化、或其组合)来形成栅极介电层212。栅极介电层212还可以包括界面层(未示出)来减小栅极介电层212和衬底20之间的损坏。该界面层可以包含氧化硅。然后，将TiN层214沉积在栅极介电层212上方来减少N金属栅电极230n_l或230n_2(图9A-图9D示出)的Al原子扩散到栅极介电层212中。在所描述实施例中，TiN层214具有在5埃至15埃范围内的厚度。可以通过CVD、PVD或其他适当的技术形成TiN层 214。在后栅极工艺中，伪栅电极216随后形成在TiN层214上方。在一些实施例中，伪栅电极216可以包括单层结构或多层结构。在本实施例中，伪栅电极216可以包含多晶硅。另外，伪栅电极216可以是掺杂有均匀的或梯度的掺杂物的多晶硅。伪栅电极216可以具有在大约30nm至大约60nm的范围内的厚度。可以使用低压化学汽相沉积(LPCVD)工艺或等离子体增强的化学汽相沉积(PECVD)工艺来形成伪栅电极216。然后，对伪栅电极216、TiN层214以及栅极介电层212进行图案化来制造图3所示的结构。通过适当的工艺(诸如，旋涂)将光刻胶层(未示出)形成在伪栅电极216上方，并且通过适当的光刻图案化方法对其进行图案化来在伪栅电极216上方形成图案化的光刻胶部件。图案化的光刻胶部件的宽度在大约IOnm至45nm的范围内。可以随后使用干式蚀刻工艺将图案化的光刻胶部件转换成下面的层(即，栅极介电层212、TiN层214以及伪栅电极216)，从而形成伪栅极堆叠件220。在所述实施例中，TiN层214和伪栅电极216被结合并且称为栅极带210。栅极带210由此位于P有源区域204p、隔离区域202以及N有源区域204n上方。此后，可以将光刻胶层剥除。注意，半导体器件200可以经历其他“后栅极”工艺和其他CMOS技术处理，从而形成半导体器件200的各个部件。因此，在本文中仅对各个部件进行简要的描述。可以在在“后栅极”工艺中形成P金属栅电极和N金属栅电极之前形成半导体器件200的各个部件。各个部件可以包括轻掺杂的源极/漏极区域(p型LDD和n型LDD)以及位于有源区域204p、204n中的源极/漏极区域(p型S/D和n型S/D)(未示出)。p型LDD和S/D区域可以掺杂有B或In，而n型LDD可以掺杂有P或As。各个部件还可以包括栅极隔离件222以及包围着伪栅极堆叠件220的层间介电 (ILD)层224，从而使得栅极带210位于ILD层224之内。在所述实施例中，栅极隔离件222可以由氧化硅、氮化硅或其他适当的材料形成。ILD层224可以包括通过高纵横比工艺(HARP)和/或高密度等离子体(HDP)沉积工艺形成的氧化物。到此为止的工艺步骤已经提供了位于ILD层之内的栅极带210 ;栅极带210包括位于衬底20的P有源区域204p、隔离区域202、和N有源区域上方的伪栅电极216和TiN层214。通常要去除伪栅电极216，从而由此形成多个金属栅电极来代替伪栅电极216，即，可以将P金属栅电极形成在P有源区域204p上方来代替伪栅电极216的第一部分，并且可以将N金属栅电极形成在N有源区域204n上方来代替伪栅电极216的第二部分。如果P金属 栅电极和N金属栅电极都在隔离区域202的上方延伸并且在隔离区域202的上方彼此电接触的话，那么P金属栅电极和N金属栅电极之间的浓度梯度可以驱动N金属栅电极(带有更多Al材料)的Al原子穿过TiN层214扩散到栅极介电层212中去，由此改变了栅极介电层212的有效厚度，从而导致pMOSFET 200p的阈值电压不稳定。因此，下面可以参考图4A-图9D所论述的处理过程形成位于栅极介电层212上方的含氧的TiN层或含氟的TiN层。含氧的TiN层或含氟的TiN层可以更有效地防止N金属栅电极的Al原子扩散到栅极介电层212中，以免降低pMOSFET 200p的性能。因此，申请人的制造半导体器件200的方法有助于栅极介电层212保持其原始的有效厚度，因此不会改变pM0SFET200p的阈值电压。 为了制造金属栅极结构230的P金属栅电极230p_l或230p_2 (图6A和图6B中示出)的各个实施例，图1的方法100继续进行步骤106，在该步骤中通过去除伪栅电极216的第一部分，在P有源区域204p的整个长度上方形成同样在ILD层224中的隔离区域202上方延伸的第一开口 226a或226b来制造出图4A和图4B中的结构，第一开口 226a暴露出了 TiN层214的第一部分214a (图4A中示出)。图4A和图4B不出了第一开口的不同实施例。在一些TiN暴露实施例中，伪栅电极216的第一部分被去除，从而形成了位于ILD层224之内的到达了 TiN层214的第一部分214a的第一开口 226a，同时通过图案化的硬掩模206 (图4A示出)覆盖了伪栅电极216的第二部分214b。在所描述的实施例中，硬掩模206包含TiN。可选地,硬掩模206可以任选地包括氧化硅、氮化硅、和/或氮氧化硅，并且可以使用诸如CVD或PVD的方法形成该硬掩模。硬掩模206包括处于大约100埃至800埃的范围内的厚度。可以使用湿式蚀刻和/或干式蚀刻工艺去除伪栅电极216的第一部分。在一些湿式蚀刻实施例中，湿式蚀刻工艺包括暴露在含氢氧化铵的氢氧化物溶液、稀释的HF、去离子水、和/或其他适当的蚀刻溶液中。该湿式蚀刻工艺是各向同性的蚀刻工艺，使得伪栅电极216的第二部分可以具有凹部216r。在一些干式蚀刻实施例中，可以在大约650W至800W的源功率、大约100W至120W的偏压功率以及大约60mTorr至200mTorr的压力之下使用Cl2、HBr以及He作为蚀刻气体来实施该干式蚀刻工艺。该干式蚀刻工艺是各向同性的蚀刻工艺，使得伪栅电极216的第二部分可以具有基本上垂直的侧壁(未示出)。在一些TiN覆盖(capping)实施例中，通过在形成第一开口 226a之后在TiN层214的第一开口 214a上方形成TaN层218来在ILD层224内形成第一开口 226b (图4B中示出)。TaN层218可以共享电荷(share charges),从而减少在后续的等离子体工艺中等离子体所造成的损坏。在所描述的实施例中，TaN层218具有在大约5埃至15埃的范围内的厚度。可以通过CVD、PVD或其他适当的技术形成TaN层218。
图1中的方法100继续进行步骤108，在该步骤中可以通过对TiN层214的第一部分214a实施含氧的等离子体处理240p，同时通过经过图案化的硬掩模206覆盖TiN层214的第二部分214b来形成图5A和图5B中的结构。图5A和图5B示出的是图5A和图5B中的含氧的TiN层的不同实施例214p_l和214p_2。在所描述的实施例中，在大约200W至IOOOff的源功率以及大约2mTorr至5mTorr的压力下，使用包括了 02、O3或H2O的源气体来执行含氧等离子体处理240p的实施步骤。此时，氧结合到了 TiN层214的第一部分214a中，由此改变了其成分，从而形成了图5A中的含氧的TiN层214p_l和图5B中的含氧的TiN层214p_2。在一些TiN覆盖实施例中，TaN层218也改变了成分，从而形成了含氧的TaN层218p(图5B中示出)。含氧的TiN层可以更有效地防止N金属栅电极的Al原子扩散到栅极介电层212中，以免降低pMOSFET200p的性能。在可选实施例中，图1的方法100进行步骤108，在该步骤中可以通过对TiN层214的第一部分214a实施含氟等离子体处理240p，同时通过经过图案化的硬掩模206覆盖TiN层214的第二部分214b来制造出图5A和图5B中的结构。图5A和图5B示出的是图5A中的含氟TiN层214p_l和图5B中的含氟TiN层214p_2的不同实施例。在所描述实施例中，在大约500W至3000W的源功率以及大约50mTorr至IOOmTorr的压力下，使用包括了 NF3、CF4或SF6的源气体来执行含氟等离子`体处理240p的实施步骤。此时，氟结合到了 TiN层214的第一部分214a中，由此改变了其成分，从而形成了图5A和图5B中的含氟TiN层214p_l和214p_2。在一些TiN覆盖实施例中，TaN层218还改变了成分，从而形成了含氟TaN层218p (图5B中示出)。含氟TiN层可以更有效地防止N金属栅电极的Al原子扩散到栅极介电层212中，以免降低pMOSFET 200p的性能。图1的方法100继续进行步骤110，在该步骤中，通过以第一金属材料填充第一开口 226a和226b来制造出图6A和图6B中的结构。图6A和6B示出的是图6A中的第一金属材料的232p_l和图6B中的第一金属材料的232p_2的不同实施例。P功函金属包括通过CVD, PVD或其他适当的技术所形成的选自于由TiN、WN、TaN以及Ru所构成的组中的材料。该P功函金属具有在大约30埃至80埃的范围内的厚度。在一些实施例中，第一金属材料还可以包括位于P功函金属上方的用于减小栅电极电阻的信号金属。该信号金属包括选自于由Al、Cu和W所构成的组中的材料。可以通过CVD, PVD或其他适当的技术形成该信号金属层。在一些实施例中，第一金属材料还可以包括位于P功函金属和含氧(或含氟)的TiN层214p_l或214p_2之间的P阻挡层，该P阻挡层用于减少N金属栅电极的Al原子扩散到栅极介电层212中。P阻挡层包括选自于由TaN和WN所构成的组中的材料。该P阻挡层具有在5埃至15埃的范围内的厚度。可以通过CVD、PVD或其他适当的技术形成该P阻挡层。在本实施例中，沉积第一金属材料来填充位于含氧(或含氟)的TiN层214p_l或214p_2上方的第一开口 226a或226b。然后，实施化学机械抛光(CMP)来去除硬掩模206和在第一开口 226a和226b外面的第一金属材料232p_l或232p_2的一部分。当到达ILD层224时可以停止该CMP工艺，由此提供基本上平坦的表面。含氧(或含氟)的TiN层214p_l或214p_2由此位于P功函金属和衬底20之间。在所描述的实施例中，P功函金属和TiN层被结合在一起并且被称为图6A中的P金属栅电极230p_l和图6B中的P金属栅电极230p_2，因此P金属栅电极230p_l或230p_2位于P有源区域204p上方并且在隔离区域202上方延伸。另外，P金属栅电极230p_2可以包括位于含氧(或含氟)的TiN层214p_2和P功函金属之间的含氧(或含氟)的TaN层218p。为了制造金属栅极结构的N金属栅电极230n_l或230n_2或230n_3或230n_4的各个实施例，图1的方法100继续进行步骤112，在该步骤中，通过去除伪栅电极216的第二部分，在N有源区域204n的整个长度上方形成同样在ILD层224中的隔离区域202上方延伸的第二开口 236a或236b或236c或236d来制造出图7A、图7B、图7C以及图7D中的结构。第二开口 236a或236b暴露出了 TiN层的第二部分214b (图7A和图7B示出)。图7A、图7B、图7C以及图7D示出了图7A中的236a、图7B中的236b、图7C中的236c、以及图7D中的236d的不同实施例。在一些TiN暴露实施例中，使用P金属栅电极230p_l或230p_2以及ILD层224作为硬掩模来去除伪栅电极216的第二部分，从而当到达TiN层的第二部分214b (图7A和图7B示出)时，形成位于ILD层224之内的第二开口236a或236b。可以使用湿式蚀刻和/或干式蚀刻工艺去除伪栅电极216的第二部分，该去除过程与去除伪栅电极216的第一部分一样。在一些TiN 覆盖实施例中，通过在形成第二开口 236a或236b之后在TiN层的第二部分214b上方形成TaN层来制造出位于ILD层224之内的第二开口 236c或236d(图7C和图7D示出)。TaN层228可以共享电荷，从而减少在后续等离子体工艺中等离子体所造成的损坏。在所描述的实施例中，TaN层228具有在大约5埃至15埃的范围内的厚度。可以通过CVD、PVD或其他适当的技术形成TaN层228。图1中的方法100继续进行步骤114，在该步骤中，可以通过对TiN层214的第二部分214b实施含氮的等离子体处理240n，同时通过第一金属材料232p_l或232p_2覆盖TiN层214的第一部分214p_l或214p_2来制造图8A、图8B、图8C以及图8D中的结构。图8A、图8B、图8C以及图8D示出的是图8A和图8B中的含氮的TiN层214n_l以及图8C和图8D中的含氮的TiN层214n_2的不同实施例。在所描述的实施例中，在大约200W至1000W的源功率以及大约2mTorr至5mTorr的压力下，使用包括了 N2或NH3的源气体来执行含氮的等离子体处理240n的实施步骤。此时，氮结合到了 TiN层214的第二部分214b中，由此改变了其成分，从而形成了图8A和图8B中的富氮的TiN层214n I以及图8C和图8D中的富氮的TiN层214n 2。富氮的TiN层可以促使nMOSFET 200n的与时间相关的介质击穿(Time-Dependent DielectricBreakdown, TDDB)。在所描述的实施例中，富氮的TiN层214n I或214n 2与位于隔离区域202上方的含氧的TiN层214p_l或214p_2相连接。在一些TiN覆盖实施例中，TaN层228也改变了成分，从而形成了富氮的TaN层228n(图8C和图8D中示出)。在一些实施例中，位于富氮的TiN层214n和衬底20之间的部分栅极介电层212也改变了成分，从而形成了含氮的栅极介电层212n。图1的方法100继续进行步骤116，在该步骤中，通过以第二金属材料填充第二开口 236a或236b或236c或236d来制造出图9A、9B、9C以及9D的结构。图9A、9B、9C以及9D示出的是图9A和9B中的第二金属材料232n_l以及图9C和9D中的第二金属材料232n_2的不同实施例。在所描述的实施例中，第二金属材料包括N功函金属。该N功函金属包括通过CVD、PVD或其他适当的技术所形成的选自于由T1、Ag、Al、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn以及Zr所构成的组中的材料。该N功函金属具有在大约30埃至80埃的范围内的厚度。在一些实施例中，第二金属材料还可以包括位于N功函金属层上方的用于减小栅电极电阻的信号金属层。该信号金属层包括选自于由Al、Cu以及W所构成的组中的材料。可以通过CVD、PVD或其他适当的技术形成该信号金属层。在一些实施例中，第二金属材料还可以包括位于N功函金属和富氮的TiN层214n_l或214n_2之间的N阻挡层，该N阻挡层用于减少N金属栅电极的Al原子扩散到栅极介电层212n中。N阻挡层包括选自于由TaN和WN所构成的组中的材料。该N阻挡层具有在5埃至15埃的范围内的厚度。可以通过CVD、PVD或其他适当的技术形成该N阻挡层。在本实施例中，沉积第二金属材料来填充位于富氮的TiN层214n_l或214n_2上方的第二开口 236a或236b或236c或236d。然后，实施化学机械抛光(CMP)来去除第二开口外面的部分第二金属材料。当到达ILD层224时可以停止该CMP工艺，由此提供基本上平坦的表面。富氮的TiN层由此位于N功函金属和衬底20之间。在所描述的实施例中，N功函金属和TiN层被结合在一起并且被称为图9A和图9B中的N金属栅电极230n_l或230n_2，因此N金属栅电极230n位于N有源区域204n上方并且在隔离区域202上方延伸。另外，N金属栅电极230n 2可以包括位于富氮的TiN层214n_2和N功函金属之间的富氮的TaN层228n。在一些实施例中，P金属栅电极230p_l或230p_2与N金属栅电极230n_l或230n_2在隔离区域202上方彼此电接触，其中，P金属栅电极与N金属栅电极结合在一起并且被称为图9A中的金属栅极结构2301、图9B中的金属栅极结构2302、图9C中的金属栅极结构2303以及图9D中的金属栅极结构2304。在一些湿式蚀刻实施例中，N金属栅电极具有凹部238n,而P金属栅电极230p具有延伸进入到凹部238n中的凸部238p。在一个实施例中，P金属栅电极230p_l或230p_2的最大宽度Wp与N金属 栅电极230n_l或230n_2的最小宽度Wn的比率从大约1. 05至1. 2。在一个实施例中，P金属栅电极的宽度与N金属栅电极的宽度的比率从大约0. 8至1. 2。在一些干式蚀刻实施例中，N金属栅电极和P金属栅电极的接触部分基本上是垂直的(未示出)。在一个实施例中，金属栅电极还可以包括位于N功函金属和P功函金属(图9B中的230_2以及图9D中的230_4)之间的含氧的TaN层218p。在另一个实施例中，金属栅电极还可以包括位于N功函金属和P功函金属(图9C中的230_3以及图9D中的230_4)之间的富氮的TaN层228n。在所描述的实施例中，含氧(或含氟)的TiN层214p_2或214p_2可以更有效地防止N金属栅电极的Al原子扩散到栅极介电层212中，以免降低pMOSFET 200p的性能。因此，申请人的制造CMOS半导体器件200的方法可以为P金属栅电极提供稳定的功函来保持pMOSFET 200p的阈值电压的稳定，由此增强了器件性能。可以理解，CMOS半导体器件200可以经历其他的COMS工艺来形成各种部件，诸如，接触件/通孔、互连金属层、介电层、钝化层等。根据实施例，CMOS半导体器件包括包括邻近P有源区域和N有源区域邻近并且将其分隔开的隔离区域的衬底；位于P有源区域上方并且在隔离区域上方延伸的P金属栅电极，其中，P金属栅电极包括P功函金属以及位于P功函金属和衬底之间的含氧的TiN层；以及位于N有源区域上方并且在隔离区域上方延伸的N金属栅电极，其中，N金属栅电极包括N功函金属以及位于N功函金属和衬底之间的富氮TiN层，其中，在隔离区域上方，富氮TiN层与含氧TiN层相连接。根据其他实施例，一种制造CMOS半导体器件的方法包括提供包括了邻近P有源区域和N有源区域并且将其分隔开的隔离区域的衬底；在层间介电(ILD)层内部形成栅极带，该栅极带包括位于P有源区域、隔离区域、和N有源区域上方的伪栅电极和TiN层；去除伪栅电极的第一部分以形成位于P有源区域的整个长度上方并且在ILD层中的隔离区域上方延伸的第一开口，该第一开口暴露出TiN层的第一部分JfTiN的第一部分实施含氧的等离子体处理；利用第一金属材料填充第一开口 ；去除伪栅电极的第二部分以形成位于N有源区域的整个长度上方并且在ILD层中的隔离区域上方延伸的第二开口，该第二开口暴露出了 TiN层的第二部分；对TiN层的第二部分实施含氮的等离子体处理；以及利用第二金属材料填充该第二开口。虽然以上利用实例和优选实施例对本发明进行了描述，但可以理解，本发明不局限于所公开的实施例。相反地，这旨在覆盖各种更改以及类似的布置方式(对本领域的技术人员而言是显而易见的)。因此，所附权利要求的范围应该与最广泛的解释相一致，从而包括所有这些更改和 类似的布置方法。
权利要求
1.一种互补金属氧化物半导体(CMOS)半导体器件，包括 衬底，包括邻近P有源区域和N有源区域并且将所述P有源区域和所述N有源区域分隔开的隔离区域； P金属栅电极，位于所述P有源区域上方并且在所述隔离区域上方延伸，其中，所述P金属栅电极包括P功函金属以及位于所述P功函金属和所述衬底之间的含氧TiN层；以及 N金属栅电极，位于所述N有源区域上方并且在所述隔离区域上方延伸，其中，所述N金属栅电极包括N功函金属以及位于所述N功函金属和所述衬底之间的富氮TiN层，其中，在所述隔离区域上方，所述富氮TiN层与所述含氧TiN层相连接。
2.根据权利要求1所述的CMOS半导体器件，还包括含氧TaN层，位于所述含氧TiN层和所述P功函金属之间。
3.根据权利要求1所述的CMOS半导体器件，还包括富氮TaN层，位于所述富氮TiN层和所述N功函金属之间。
4.根据权利要求1所述的CMOS半导体器件，还包括含氮栅极介电层，位于所述富氮TiN层和所述衬底之间。
5.根据权利要求1所述的CMOS半导体器件，其中，所述N金属栅电极具有凹部，所述P金属栅电极具有延伸到所述凹部中的凸部。
6.根据权利要求1所述的CMOS半导体器件，其中，所述P金属栅电极的最大宽度与所述N金属栅电极的最小宽度的比率从大约1. 05至1.2。
7.根据权利要求1所述的CMOS半导体器件，还包括含氧TaN层，位于所述N功函金属和所述P功函金属之间。
8.根据权利要求1所述的CMOS半导体器件，还包括富氮TaN层，位于所述N功函金属和所述P功函金属之间。
9.根据权利要求1所述的CMOS半导体器件，其中，所述N功函金属包括选自由T1、Ag、Al、TiAl、TiAIN、TaC, TaCN、TaSiN、Mn、和 Zr 所构成的组中的材料。
10.一种制造CMOS半导体器件的方法，包括 提供包括邻近P有源区域和N有源区域并且将所述P有源区域和所述N有源区域分隔开的隔离区域的衬底； 在层间介电(ILD)层内形成栅极带，所述栅极带包括位于所述P有源区域、所述隔离区域、和所述N有源区域上方的伪栅电极和TiN层； 去除所述伪栅电极的第一部分，以形成位于所述P有源区域的整个长度上方并且在所述ILD层内的所述隔离区域上方延伸的第一开口，所述第一开口暴露出所述TiN层的第一部分； 对所述TiN的所述第一部分实施含氧等离子体处理； 利用第一金属材料填充所述第一开口； 去除所述伪栅电极的第二部分，以形成位于所述N有源区域的整个长度上方并且在所述ILD层中的所述隔离区域上方延伸的第二开口，所述第二开口暴露出所述TiN层的第二部分； 对所述TiN层的所述第二部分实施含氮等离子体处理；以及 利用第二金属材料填充所述第二开口。
全文摘要
本发明涉及集成电路制造，并且更具体地涉及的是金属栅极结构。CMOS半导体器件的一种示例性结构包括包括邻近P有源区域和N有源区域并且将其分隔开的隔离区域的衬底；位于P有源区域上方并且在隔离区域上方延伸的P金属栅电极，其中，P金属栅电极包括P功函金属以及位于P功函金属和衬底之间的含氧TiN层；以及位于N有源区域上方并且在隔离区域上方延伸的N金属栅电极，其中，N金属栅电极包括N功函金属以及位于N功函金属和衬底之间的富氮TiN层，其中，在隔离区域上方，富氮TiN层与含氧TiN层相连接。本发明还提供了一种半导体器件的金属栅极结构。
文档编号H01L21/8238GK103066073SQ201210093769
公开日2013年4月24日 申请日期2012年3月31日 优先权日2011年10月20日
发明者朱鸣, 林慧雯, 庄学理, 杨宝如, 黄渊圣, 陈嘉仁, 陈昭成 申请人:台湾积体电路制造股份有限公司