浮栅mos晶体管的制造方法
【专利摘要】本发明公开了一种浮动栅极的制造方法，包括以下步骤：于一硅衬底的表面依次沉积介质层、多晶硅层和氮化物层；依次刻蚀所述氮化物层、多晶硅层和所述介质层至所述硅衬底中，形成STI沟槽；沉积一氧化层充满所述STI沟槽并覆盖剩余氮化物层的表面；对所述氧化硅层进行平坦化工艺，去除位于所述剩余氮化物层的表面上的氧化硅层；回蚀部分位于STI沟槽中氧化硅层后，去除所述剩余氮化物层。本发明发明先进行所有的沉积步骤，然后采用同步刻蚀的方案，同时完成FG和STI工艺，相比较传统技术简化了工艺流程，进而提高生产效率，缩短出货时间，提高了经济效益。
【专利说明】浮栅MOS晶体管的制造方法
【技术领域】
[0001]本领域涉及半导体制造领域，具体涉及一种浮栅晶体管的制造方法。
【背景技术】
[0002]随着集成电路技术的发展，传统的基于单一晶体管功能的硅集成电路，出现了很 多困难的、急待解决的问题，而浮栅MOS晶体管(Floating Gate MOS)，作为新型高集成度的 单元晶体管，为解决集成电路中晶体管数目及互连线增多带来的问题提供了一种有效的途径。
[0003]在浮栅MOS晶体管中，由于FG (浮动栅极)位于STI (浅沟槽隔离结构)的上方，并 且完全与STI的位置相反，所以传统的形成FG的工艺流程是先进行STI Etch(浅沟槽隔离 结构刻蚀)，然后在浅沟槽隔离结构中沉积氧化硅并经过CMP (化学机械研磨)和氮化硅去 除工艺，最后再通过多晶硅的沉积和多晶硅研磨形成浮动栅极结构。
[0004]图1-4为现有技术制备浮动栅极的流程示意图，包括以下步骤:
[0005]1、提供一半导体器件，该器件自下而上依次包括硅衬底1、介质层2和氮化硅层3， 如图1所示。
[0006]2、采用光刻工艺及干法刻蚀工艺于器件形成浅沟槽隔离结构，形成图2所示。
[0007]3、沉积氧化硅层4填满浅沟槽隔离结构并去除剩余氮化硅层3'，如图3所示；
[0008]4、沉积多晶硅层5覆盖剩余介质层2'和氮化硅层4的上表面，如图4所示。
[0009]5、进行化学机械研磨工艺去除一定厚度的多晶硅层5暴露出其下表面覆盖的氮 化硅层4，然后回蚀氮化硅层4，如图5所示。
[0010]由此可见，现有技术中采用的技术方案是先刻蚀形成浅沟槽隔离结构，然后进行 填充氧化硅层并抛光后去除氮化硅后，再沉积多晶硅层后，再进行化学机械研磨并回蚀氧 化硅层。由此可见，现有技术的制备方法比较繁琐，生产周期较长。
[0011]对比文件(申请号:200710094466.2)公开了一种形成浅沟槽隔离结构的方法和形 成浅沟槽的刻蚀方法，包括以下步骤:提供依次带有垫氧化层和腐蚀阻挡层的半导体衬底； 在腐蚀阻挡层上形成研磨层，所述研磨层上形成有与浅沟槽位置对应的开口 ；以研磨层为 罩幕，沿开口刻蚀腐蚀阻挡层至露出垫氧化层；以研磨层和腐蚀阻挡层为罩幕，刻蚀垫氧化 层和半导体衬底，形成浅沟槽；去除研磨层后，在浅沟槽内側沉积衬氧化层，并将绝缘氧化 层填充满浅沟槽；去除腐蚀阻挡层和垫氧化层，形成浅沟槽隔离结构。
[0012]该发明在腐蚀阻挡层上形成刻蚀过程中保护腐蚀阻挡层的研磨层，使刻蚀气体对 腐蚀阻挡层不会产生影响，腐蚀阻挡层的厚度也不发生变化，从而使浅沟槽隔离结构的隔 离效果提高。
【发明内容】
[0013]本发明根据现有技术的不足，提供了一种浮动栅极的制造方法，先进行所有的沉 积步骤，然后刻蚀形成浅沟槽并填充氧化硅，最后进行化学机械研磨并去除部分氧化硅，形成浮栅晶体管的浮动栅极和浅沟槽隔离结构，本发明采用同步刻蚀的方法，能够有效简化 工艺流程，提高生产效率，进而缩短出货时间。
[0014]本发明采用的技术方案为:
[0015]一种浮栅MOS晶体管的制造方法，其中，包括以下步骤:
[0016]于一娃衬底的表面依次沉积介质层、多晶娃层和氮化物层；
[0017]依次刻蚀所述氮化物层、多晶硅层和所述介质层至所述硅衬底中，形成STI沟槽；
[0018]沉积一氧化层充满所述STI沟槽并覆盖剩余氮化物层的表面；
[0019]对所述氧化硅层进行平坦化工艺，去除位于所述剩余氮化物层的表面上的氧化硅 层；
[0020]回蚀部分位于STI沟槽中氧化硅层后，去除所述剩余氮化物层；
[0021]进行后续浮栅晶体管的制造工艺。
[0022]上述的方法，其中，所述氮化物层为氮化硅层。
[0023]上述的方法，其中，采用光刻及干法刻蚀工艺形成所述STI沟槽。
[0024]上述的方法，其中，沉积所述多晶硅层的厚度为600-700埃。
[0025]上述的方法，其中，采用湿法刻蚀工艺回蚀所述STI沟槽内填充的部分氧化硅层。
[0026]上述的方法，其中，进行所述湿法刻蚀工艺后，所述STI沟槽内填充的剩余氧化层 上表面位于剩余介质层上表面与剩余第一多晶硅层上表面之间。
[0027]上述的方法，其中，所述氧化层为氧化硅。
[0028]由于本发明采用了以上技术方案，在氮化硅沉积之前，先沉积一多晶硅层，然后再 进行沟槽填充，并通过刻蚀形成MOS晶体管的浮动栅极和浅沟槽，无需在刻蚀形成STI沟槽 并填充后在沉积多晶硅然后再进行研磨和刻蚀，简化了工艺步骤，提高了生产效率。
【专利附图】
【附图说明】
[0029]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜 形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例 绘制附图，重点在于示出本发明的主旨。
[0030]图1-5为现有技术制备浮动栅极的流程图；
[0031]图6-9为本发明提供的一种浮栅MOS晶体管制造方法的流程图。
【具体实施方式】
[0032]下面结合附图对本发明的【具体实施方式】作进一步的说明:
[0033]本发明提供了一种浮栅MOS晶体管制备方法，可应用于Flash (存储器)和eFlash 的技术平台上，包括以下步骤:
[0034]步骤1、提供一娃衬底I,在娃衬底上表面沉积一层介质层2后,再于介质层2的 表面自下而上依次沉积一多晶娃层6和氮化物层7。优选的，沉积多晶娃层6的厚度为 600-700埃(如600埃，630埃，650埃，680埃，700埃)，氮化物层7为氮化硅，如图6所示。
[0035]步骤2、涂覆一层光刻胶覆盖氮化物层7的上表面，进行曝光显影工艺在光刻胶中 后形成窗口，然后利用该窗口依次刻蚀氮化物层7、多晶硅层6和介质层2至所述硅衬底I 中，形成STI沟槽，并移除剩余光刻胶，如图7所示。[0036]步骤3、沉积一氧化硅层充满浅沟槽隔离结构并覆盖剩余氮化物层T的上表面， 然后进行化学机械研磨工艺去除位于剩余氮化物层7的表面上的氧化硅层，如图8所示。
[0037]步骤4、采用湿法刻蚀工艺回蚀去除浅沟槽内填充的部分氧化硅层8，使得剩余氧 化硅层8'的顶面位于剩余介质层2'的上表面和剩余第一多晶硅层3'的上表面之间，然 后去除剩余的氮化硅层7'。进而使得STI槽内剩余的氧化硅层7'形成浮栅晶体管的浮 动栅极，同时在浮动栅极上方形成浅沟槽。如图9所示结构。
[0038]步骤5、进行后续浮栅晶体管的准备工艺流程，后续的工艺步骤采用现有技术中所 惯用的技术方案，故本发明不予赘述。
[0039]本发明对广泛应用的STI Etch (浅槽隔离刻蚀)和Poly CMP (多晶硅研磨)的工 艺方案进行了改进，对原本需要刻蚀，沉积，研磨，沉积再研磨的工艺进行整合和优化，先进 行所有的沉积步骤，然后采用同步刻蚀的方案，同时完成浮栅晶体管的浮动栅极和浅沟槽， 相比较传统技术简化了工艺流程，进而提高生产效率，缩短出货时间，提高了经济效益。
[0040]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述 特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实 施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示 的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等 效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据 本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明 技术方案保护的范围内。
【权利要求】
1.一种浮栅MOS晶体管的制造方法，其特征在于，包括以下步骤:于一娃衬底的表面依次沉积介质层、多晶娃层和氮化物层；依次刻蚀所述氮化物层、多晶硅层和所述介质层至所述硅衬底中，形成STI沟槽；沉积一氧化层充满所述STI沟槽并覆盖剩余氮化物层的表面；对所述氧化硅层进行平坦化工艺，去除位于所述剩余氮化物层的表面上的氧化硅层； 回蚀部分位于STI沟槽中氧化硅层后，去除所述剩余氮化物层；进行后续浮栅晶体管的制造工艺。
2.如权利要求1所述的方法，其特征在于，所述氮化物层为氮化硅层。
3.如权利要求1所述的方法，其特征在于，采用光刻及干法刻蚀工艺形成所述STI沟槽。
4.如权利要求1所述的方法，其特征在于，沉积所述多晶硅层的厚度为600-700埃。
5.如权利要求1所述的方法，其特征在于，采用湿法刻蚀工艺回蚀所述STI沟槽内填充 的部分氧化娃层。
6.如权利要求5所述的方法，其特征在于，进行所述湿法刻蚀工艺后，所述STI沟槽内 填充的剩余氧化层上表面位于剩余介质层上表面与剩余第一多晶硅层上表面之间。
7.如权利要求1所述的方法，其特征在于，所述氧化层为氧化硅。
【文档编号】H01L21/336GK103441075SQ201310336943
【公开日】2013年12月11日 申请日期:2013年8月2日 优先权日:2013年8月2日
【发明者】秦伟, 高慧慧, 杨渝书, 黄海辉 申请人:上海华力微电子有限公司