一种阵列基板及其制备方法与显示装置制造方法
【专利摘要】本发明公开了一种阵列基板及其制备方法与显示装置，该阵列基板包括衬底基板、依次形成在所述衬底基板上的缓冲层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层，还包括：形成在所述衬底基板与所述缓冲层之间的公共电极层。在本发明所述技术方案中，由于可在形成缓冲层之前，在衬底基板上形成公共电极层，使得公共电极层不仅可与像素电极层形成存储电容，还可与半导体层形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的效果；另外，与现有技术相比，由于还可省去后续保护层及钝化层等工艺流程，从而还可达到简化阵列基板的膜层结构以及制作工艺的效果。
【专利说明】一种阵列基板及其制备方法与显示装置【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板及其制备方法与显示装置。
【背景技术】
[0002]随着TFT (Thin Film Transistor,薄膜晶体管)液晶显示技术的不断发展,具备功耗低、分辨率高、反应速度快以及开口率高等特点的基于LTPS (Low TemperaturePoly-silicon，低温多晶硅)技术的TFT显示装置逐渐成为主流，已被广泛应用于各种电子设备，如液晶电视、智能手机、平板电脑以及数码相机等数字电子设备中。
[0003]但是，在基于LTPS技术的TFT显示装置等高分辨率产品中，随着产品分辨率以及开口率的越来越高，会导致LTPS TFT显示装置的阵列基板的像素间距(pixel pitch)越来越小，进而导致阵列基板的存储电容越来越小。由于对于LTPS TFT阵列基板来说，在同样大小漏电流情况下，存储电容越小会导致像素电压的保持率越低，进而会导致闪烁(Flicker)等不良现象的产生，极大地降低了阵列基板或TFT显示装置等高分辨率产品的品质，因此，如何在不影响阵列基板开口率的同时提高其存储电容，已成为业界亟需解决的问题。
【发明内容】
[0004]本发明实施例提供了一种阵列基板及其制备方法与显示装置，用以解决现有技术中存在的阵列基板的存储电容较小所导致的阵列基板或显示装置品质较低的问题。
[0005]本发明实施例提供了一种阵列基板，所述阵列基板包括衬底基板、依次形成在所述衬底基板上的缓冲层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层，还包括:
[0006]形成在所述衬底基板 与所述缓冲层之间的公共电极层。
[0007]在本发明所述实施例中，可在形成缓冲层之前，在衬底基板上形成公共电极层，使得公共电极层不仅可与像素电极层形成存储电容，还可与半导体层形成存储电容，从而起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板及显示装置的品质。
[0008]另外，与现有技术相比，由于所述像素电极层可直接形成在所述源漏金属层上，因而还可省去后续保护层及钝化层等工艺制备流程，从而还可达到简化阵列基板的膜层结构以及制作工艺的效果。
[0009]进一步地，所述公共电极层在所述衬底基板上的水平投影区域分别与所述像素电极层在所述衬底基板上的水平投影区域以及所述半导体层在所述衬底基板上的水平投影
区域存在重叠。
[0010]进一步地，所述半导体层为多晶硅层。
[0011]进一步地，所述源漏金属层包括源极、漏极和数据线的图案，所述层间介电层以及栅极绝缘层内形成有分别用于将所述源极、漏极与所述半导体层电连接的源极过孔以及漏极过孔。[0012]进一步地，所述公共电极层由透明导电材料制备而成。
[0013]其中，所述透明导电材料为ITO (氧化锡铟)。
[0014]进一步地，本发明实施例还提供了一种显示装置，所述显示装置包括本发明实施例中所述的阵列基板。
[0015]进一步地，本发明实施例还提供了一种阵列基板制备方法，所述方法包括:
[0016]在衬底基板上形成公共电极层；
[0017]在所述公共电极层上形成缓冲层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层。
[0018]在本发明所述实施例中，可在形成缓冲层之前，在衬底基板上形成公共电极层，使得公共电极层不仅可与像素电极层形成存储电容，还可与半导体层形成存储电容，从而起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板及显示装置的品质。
[0019]另外，与现有技术相比，由于所述像素电极层可直接形成在所述源漏金属层上，因而还可省去后续保护层及钝化层等工艺制备流程，从而还可达到简化阵列基板的膜层结构以及制作工艺的效果。
[0020]进一步地，所述公共电极层在所述衬底基板上的水平投影区域分别与所述像素电极层在所述衬底基板上的水平投影区域以及所述半导体层在所述衬底基板上的水平投影
区域存在重叠。
[0021]进一步地，所述半导体层为多晶硅层。
[0022]进一步地，所述源漏金属层包括源极、漏极和数据线的图案；在形成所述层间介电层之后，且在形成所述源漏金属层之前，所述方法还包括:
[0023]在所述层间介电层以及栅极绝缘层内形成分别用于将所述源极、漏极与所述半导体层电连接的源极过孔以及漏极过孔。
[0024]本发明有益效果如下:
[0025]本发明实施例提供了一种阵列基板及其制备方法与显示装置，所述阵列基板包括衬底基板、依次形成在所述衬底基板上的缓冲层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层，还包括:形成在所述衬底基板与所述缓冲层之间的公共电极层。在本发明所述实施例中，由于可在形成缓冲层之前，在衬底基板上形成公共电极层，使得公共电极层不仅可与像素电极层形成存储电容，还可与半导体层形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板及显示装置的品质；另外，与现有技术相比，由于还可省去后续保护层及钝化层等工艺流程，从而还可达到简化阵列基板的膜层结构以及制作工艺的效果。
【专利附图】
【附图说明】
[0026]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0027]图1所示为本发明实施例一中所述阵列基板的结构示意图；
[0028]图2 Ca)所示为本发明实施例一中所述阵列基板的制作工艺示意图一；
[0029]图2 (b)所示为本发明实施例一中所述阵列基板的制作工艺示意图二 ；
[0030]图2 (c)所示为本发明实施例一中所述阵列基板的制作工艺示意图三；
[0031]图2 Cd)所示为本发明实施例一中所述阵列基板的制作工艺示意图四；
[0032]图2 Ce)所示为本发明实施例一中所述阵列基板的制作工艺示意图五；
[0033]图2 Cf)所示为本发明实施例一中所述阵列基板的制作工艺示意图六；
[0034]图2 (g)所示为本发明实施例一中所述阵列基板的制作工艺示意图七；
[0035]图2 (h)所示为本发明实施例一中所述阵列基板的制作工艺示意图八；
[0036]图2 (i)所示为本发明实施例一中所述阵列基板的制作工艺示意图九；
[0037]图3所示为本发明实施例一中所述阵列基板的平面结构示意图。
【具体实施方式】
[0038]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0039]实施例一:
[0040]本发明实施例一提供了一种阵列基板，如图1所示，其为本发明实施例一中所述阵列基板的结构示意图，所述阵列基板包括衬底基板11、依次形成在所述衬底基板11上的缓冲层12、半导体层13、栅极绝缘层14、栅金属层15、层间介电层16、源漏金属层17以及像素电极层18，具体地，所述阵列基板还包括:
[0041]形成在所述衬底基板11与所述缓冲层12之间的公共电极层19。
[0042]具体地，所述公共电极层19可部分覆盖所述衬底基板11，并且，所述公共电极层19在所述衬底基板11上的水平投影区域分别与所述像素电极层18在所述衬底基板11上的水平投影区域以及所述半导体层13在所述衬底基板11上的水平投影区域存在重叠。
[0043]进一步地，所述公共电极层19通常可由透明导电材料制备而成，所述透明导电材料可为ΙΤ0、ΑΖ0 (掺铝氧化锌)等材料，本发明实施例对此不作任何限定。
[0044]进一步地，所述半导体层13可为多晶硅层或非多晶硅层；具体地，在本发明所述实施例中，所述半导体层13通常可为多晶硅层。
[0045]进一步地，所述源漏金属层17通常可包括源极、漏极和数据线的图案，本发明实施例对此不作赘述；相应地，所述层间介电层16以及栅极绝缘层14内还可形成有分别用于将所述源漏金属层17中的源极、漏极与所述半导体层13电连接的源极过孔以及漏极过孔(可分别标号为161或162)，本发明实施例对此不作赘述。
[0046]在本发明所述实施例中，可在形成缓冲层12之前，在衬底基板11上形成公共电极层19，使得公共电极层19不仅可与像素电极层18形成存储电容，还可与半导体层13形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板及显示装置的品质。
[0047]另外，与现有技术相比，由于所述像素电极层18与所述源漏金属层17之间不再设置有保护层、公共电极层以及钝化层等膜层结构，因此，还可省去后续保护层及钝化层等工艺制备流程，从而还可达到简化阵列基板的膜层结构以及制作工艺的效果。
[0048]进一步地，本发明实施例一还提供了一种阵列基板制备方法，具体地，下面将结合图2 (a)?图2 (i)对本发明实施例一中所述阵列基板制备方法进行简要说明，所述阵列基板制备方法可以包括以下步骤:
[0049]步骤101:在衬底基板11上形成公共电极层19，具体可如图2 Ca)所示。
[0050]具体地，所述衬底基板11可以为玻璃基板或塑料基板等，本发明实施例对此不作任何限定；进一步地，在所述衬底基板11上形成公共电极层19之前，可对所述衬底基板11进行预清洗操作，之后，可采用沉积、溅射等方式在所述衬底基板11上形成公共电极薄膜层，并通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺在所述衬底基板11上形成具备设定图案的公共电极层19，本发明实施例对此不作赘述。
[0051]进一步地，所述公共电极层19的图案可以部分覆盖所述衬底基板11，并且，为了达到增加阵列基板的存储电容的目的，在本发明所述实施例中，所述公共电极层19的图案通常可满足以下条件:所述公共电极层19在所述衬底基板11上的水平投影区域分别与像素电极层18在所述衬底基板11上的水平投影区域以及半导体层13在所述衬底基板11上的水平投影区域存在重叠，从而使得所述公共电极层19不仅可与像素电极层18形成存储电容，还可与半导体层13形成存储电容，进而达到增大阵列基板的存储电容、提高阵列基板及显示装置产品性能的目的。
[0052]需要说明的是，所述公共电极层19的图案还可以全部覆盖所述衬底基板11，这样可以减少一次构图工艺，但会增加一些不必要的寄生电容，因此，优选地，所述公共电极层19的图案部分覆盖所述衬底基板，并且，其在所述衬底基板11上的水平投影区域分别与像素电极层18在所述衬底基板11上的水平投影区域以及半导体层13在所述衬底基板11上的水平投影区域存在重叠。
[0053]步骤102:在所述公共电极层19上形成缓冲层12，具体可如图2 (b)所示。
[0054]具体地,在本发明所述实施例中，可采用CVD (Chemical Vapor Deposition,化学气相沉积)等方法在所述公共电极层19上沉积缓冲层12 ;进一步地，所述缓冲层12可以为氮化硅薄膜层和氧化硅薄膜层所组成的双层绝缘层结构，也可以为氮化硅薄膜层或氧化硅薄膜层等单层绝缘层结构，本发明实施例对此不作任何限定。
[0055]步骤103:在所述缓冲层12上形成半导体层13，具体可如图2 (C)所示。
[0056]具体地，所述半导体层13可为多晶硅层或非多晶硅层；当所述半导体层13为多晶硅层时，可采用CVD等方法在所述缓冲层12上沉积非晶硅层，并采用准分子激光退火(ELA)或固相结晶(SPC)等方法将所述非晶硅晶化为多晶硅，之后，再通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺形成所需的多晶硅图案。
[0057]步骤104:在所述半导体层13上形成栅极绝缘层14，具体可如图2 Cd)所示。
[0058]具体地，可采用CVD等方法在所述半导体层13上沉积栅极绝缘层14 ;进一步地，所述栅极绝缘层14可为氧化硅层、氮化硅层或由氧化硅层和氮化硅层所组成的复合绝缘层等，本发明实施例对此不作任何限定。
[0059]步骤105:在所述栅极绝缘层14上形成栅金属层15，具体可如图2 Ce)所示。
[0060]具体地，所述栅金属层15可包括栅极、栅线与公共电极线的图案，本发明实施例对此不作赘述；并且，在所述栅极绝缘层14上形成栅金属层15时，可采用PVD (PhysicalVapor Deposition,物理气相沉积)等方法在所述栅极绝缘层14上形成一金属层，并通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺在所述栅极绝缘层14上一次形成栅极、栅线与公共电极线的图案。
[0061]进一步地，所述金属层可以为铝层、钨层、铬层或其他金属及金属化合物导电层等，本发明实施例对此不作任何限定。
[0062]步骤106:在所述栅金属层15上形成层间介电层16，具体可如图2 Cf)所示。
[0063]具体地，可采用CVD等方法在所述栅金属层15上沉积所述层间介电层16，以起到保护所述栅金属层15、并隔离所述栅金属层15和后续源漏金属层17的目的；其中，所述层间介电层16可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。
[0064]步骤107:在所述层间介电层16及所述栅极绝缘层14之内形成贯通至所述半导体层13的源极过孔与漏极过孔(其中，所述源极过孔与漏极过孔可分别标号为161或162)，具体可如图2 (g)所示。
[0065]具体地，可采用一次或多次构图工艺在所述层间介电层16及所述栅极绝缘层14之内形成可直达所述半导体层13的源极过孔、漏极过孔，本发明实施例对此不作任何限定。
[0066]步骤108:在所述源极过孔161、漏极过孔162内以及具备所述源极过孔161、漏极过孔162的层间介电层16上形成包括源极171、漏极172的源漏金属层17，具体可如图2(h)所示。
[0067]具体地，在本步骤108中，可在具备源极过孔161以及漏极过孔162的层间介电层16表面沉积一导电材料，并通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺来形成包括所述源极171、漏极172的源漏金属层17。
[0068]其中，所述导电材料可以为铝、钨、铬或其他金属及金属化合物等，本发明实施例对此不作任何限定。
[0069]需要说明的是，由于所述源漏金属层17通常可包括源极、漏极和数据线的图案，因此，与现有技术类似，在本步骤108中，在形成源极171、漏极172的同时，还可以同时形成数据线(Data)，本发明实施例对此不作赘述。
[0070]步骤109:在所述源漏金属层17上形成像素电极层18，具体可如图2 (i)所示。
[0071]具体地，可采用CVD等方法在所述源漏金属层17上沉积一透明导电材料层，并通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺来得到具备设定图案的像素电极层18。
[0072]需要说明的是，所得到的像素电极层18通常可与所述源漏金属层17中的漏极172电连接，本发明实施例对此不再进行赘述。
[0073]也就是说，经过上述步骤101?步骤109之后，可得到本发明实施例中所述的阵列基板，具体地，所得到的阵列基板的平面结构示意图可如图3所示(图3中，VIAl可指源极过孔161、VIA2可指漏极过孔162，并且，为了示意清楚，图3中的各层结构均是透明或半透明的样式示意)，其中，所述公共电极层(图中以Vcom标示)19除了可以位于所述像素电极层(图中以Pixel标示)18之下外，还可扩大范围至所述像素电极层18 —侧的半导体层13(即图3中所述的active层)之下，从而使得所述公共电极层19不仅可与像素电极层18形成存储电容，还可与半导体层13形成存储电容，在达到简化阵列基板制作工艺、膜层结构的基础上，达到了增大阵列基板的存储电容、提高阵列基板及显示装置产品性能的目的。
[0074]本发明实施例一提供了一种阵列基板及其制备方法，所述阵列基板包括衬底基板、依次形成在所述衬底基板上的缓冲层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层，还包括:形成在所述衬底基板与所述缓冲层之间的公共电极层。在本发明所述实施例中，由于可在形成缓冲层之前，在衬底基板上形成公共电极层，使得公共电极层不仅可与像素电极层形成存储电容，还可与半导体层形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板及显示装置的品质；另外，与现有技术相比，由于还可省去后续保护层及钝化层等工艺流程，从而还可达到简化阵列基板的膜层结构以及制作工艺的效果。
[0075]需要说明的是，本发明实施例均以半导体层为多晶硅层的顶栅型TFT为例进行说明，对于半导体层为非晶硅层等的TFT，本发明实施例同样适用，且对于底栅型TFT或者其他结构变形的TFT，只要需要通过增加正对面积而增大存储电容的方案，也都属于本发明实施例的保护范围。
[0076]实施例二:
[0077]本发明实施例二提供了一种显示装置，所述显示装置可以为液晶显示面板、电子纸、OLED (Organic Light-Emitting Diode,有机发光二极管)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具备显示功能的产品或部件，本发明实施例对此不作任何限定；具体地，所述显示装置包括本发明实施例一中所述的阵列基板，本发明实施例二对此不再赘述。
[0078]需要说明的是，本发明实施例中所述的显示装置可以为TN (Twisted Nematic，扭曲向列)模式、VA (Vertical Alignment,垂直取向)模式、IPS (In-Plane Switching,平面转换技术)模式或ADS (Advanced Super Dimension Switch,高级超维场转换技术)模式，本发明实施例对此不作任何限定；较优地，本发明实施例中所述的显示装置尤其适用于IPS模式和ADS模式。
[0079]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种阵列基板，包括衬底基板、依次形成在所述衬底基板上的缓冲层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层，其特征在于，还包括: 形成在所述衬底基板与所述缓冲层之间的公共电极层。
2.如权利要求1所述的阵列基板，其特征在于， 所述公共电极层在所述衬底基板上的水平投影区域分别与所述像素电极层在所述衬底基板上的水平投影区域以及所述半导体层在所述衬底基板上的水平投影区域存在重叠。
3.如权利要求1所述的阵列基板，其特征在于，所述半导体层为多晶硅层。
4.如权利要求3所述的阵列基板，其特征在于，所述源漏金属层包括源极、漏极和数据线的图案，所述层间介电层以及栅极绝缘层内形成有分别用于将所述源极、漏极与所述半导体层电连接的源极过孔以及漏极过孔。
5.如权利要求1所述的阵列基板，其特征在于， 所述公共电极层由透明导电材料制备而成。
6.如权利要求5所述的阵列基板，其特征在于， 所述透明导电材料为氧化锡铟。
7.—种显示装置，其特征在于，包括权利要求1?6任一所述的阵列基板。
8.—种阵列基板制备方法，其特征在于，包括: 在衬底基板上形成公共电极层； 在所述公共电极层上依次形成缓冲层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层。
9.如权利要求8所述的阵列基板制备方法，其特征在于， 所述公共电极层在所述衬底基板上的水平投影区域分别与所述像素电极层在所述衬底基板上的水平投影区域以及所述半导体层在所述衬底基板上的水平投影区域存在重叠。
10.如权利要求8或9所述的阵列基板制备方法，其特征在于，所述半导体层为多晶硅层。
11.如权利要求10所述的阵列基板，其特征在于，所述源漏金属层包括源极、漏极和数据线的图案；在形成所述层间介电层之后，且在形成所述源漏金属层之前，所述方法还包括: 在所述层间介电层以及栅极绝缘层内形成分别用于将所述源极、漏极与所述半导体层电连接的源极过孔以及漏极过孔。
【文档编号】H01L21/77GK103474437SQ201310432359
【公开日】2013年12月25日 申请日期:2013年9月22日 优先权日:2013年9月22日
【发明者】孙建, 李成, 安星俊, 柳奉烈 申请人:京东方科技集团股份有限公司, 鄂尔多斯市源盛光电有限责任公司