光通讯互联txv 3d集成封装及封装方法
【专利摘要】本发明公开了一种光通讯互联TXV?3D集成封装及封装方法，解决现有技术工艺复杂、集成度低、工作频率受限的问题。其包括如下步骤：a.制作带通孔的芯片和不带通孔的芯片；b.在玻璃或硅等衬底上沉积金属层并图形化获得光路盖板；c.把光路盖板、带通孔的芯片、不带通孔的芯片进行对位、键合，完成3D集成封装。本发明可获得高深宽比的通孔，不需要芯片减薄、沉积通孔介质层和种子层、电镀金属填孔等工序，可极大地提高3D集成封装集成度、降低封装成本，而且避免了寄生电感、电容以及信号耦合问题，可极大地提高电子系统的工作频率。
【专利说明】光通讯互联TXV 3D集成封装及封装方法
【技术领域】
[0001]本发明属于微电子【技术领域】，具体涉及一种光通讯互联TXV 3D集成封装及封装方法。
【背景技术】
[0002]随着微电子集成电路技术以及人们对电子产品的要求向小型化、多功能化等方向发展，集成电路和电子系统要求体积越做越小，集成度越来越高，功能越来越强。但是电路集成度和封装按照摩尔定律向更高方向发展时，其功耗、散热、成本等成为了严重的制约因素，因此各种新技术、新材料和新设计被提出以解决这一问题。其中硅通孔(TSV)3D及玻璃通孔(TGV) 3D集成封装技术被认为是最有希望在现有工艺技术基础上提高集成度，同时也能解决功耗、散热及降低成本的技术方案，被称为超越摩尔定律(More Than Moore’ Law)的新技术。
[0003]目前的3D集成封装技术中，通常使用硅通孔(TSV)及玻璃通孔(TGV)工艺实现信号互联。该类型通孔工艺包括衬底刻蚀或钻孔形成通孔，然后在通孔中依次沉积介质层、金属种子层，再电镀金属填充通孔，最后平坦化去除多余金属，使填充金属孔上下两面与硅片或玻璃平面齐平，从而实现正反两面器件或电路电信号互联目的。目前的3D集成封装中的通孔工艺相对比较复杂，而且受制于金属填孔工艺，通孔的深度与直径的比例不能太高，因此带来的问题是衬底不能太厚，孔不能太小，需要减薄工艺，从而影响了机械强度和集成度。即使采用一些特殊的工艺技术可以把金属通孔做到比较高的深宽比，但细长的金属通孔也会带来电感等寄生参数，限制了电子系统工作频率的提高。
【发明内容】
[0004]针对上述现有技术的不足，本发明提供一种可用于光通讯互联TXV 3D集成封装和及封装方法。TXV具体含义为硅通孔(TSV)及玻璃通孔(TGV)的其中一种，而该方法可采用硅通孔(TSV)JI1- V半导体材料通孔等不透光衬底，简化了常规通孔及3D封装工艺，采用发光-光敏器件实现光通讯方式，不需要金属填孔、减薄等工序，可实现高深宽比通孔结构，极大地提高了集成度，且不受细长金属通孔的寄生参数影响，电子系统的工作频率可以不受限于通孔3D封装工艺，速度快。
[0005]为了实现上述目的，本发明采用的技术方案如下:
光通讯互联TXV 3D集成封装，包括第一芯片，与第一芯片键合的第二芯片，所述第一芯片和第二芯片均包括不透光衬底，以及沉积于不透光衬底上的钝化层，嵌于钝化层中的发光器件、光敏器件，用于键合外部引线的多个金属电极，与金属电极连接的实现内部电信号互联的金属引线；所述第一芯片还包括位于钝化层中的实现内部互联的金属孔，所述第二芯片还包括实现第一芯片和第二芯片进行光通讯互联的通孔，位于第二芯片底部用于第一芯片和第二芯片键合的第二金属层，嵌于钝化层中的隔离金属柱以及金属掩蔽层。
[0006]具体地，还包括与第二芯片键合的光路盖板，所述光路盖板底部设有第一金属层。[0007]进一步地，所述通孔采用深反应离子刻蚀或激光钻孔形成，通孔不填充任何材料，所述通孔延伸至第二金属层，通孔的直径为2μπι~1(^!11，深度与直径的比例为20飞0，侧壁陡直度89° ±1°。
[0008]更进一步地，所述发光器件和光敏器件为PN结二极管、肖特基二极管、隧穿二极管、光二极管中的任意一种，所述发光器件和光敏器件通过将电路集成在器件内部而成，或者，发光器件和光敏器件通过与电路贴装、键合。
[0009]再进一步地，所述第二芯片为一块以上，第一芯片和第二芯片形成两层以上的封装结构。
[0010]实现光通讯互联TXV 3D集成封装的封装方法，包括如下步骤:
(O在第一芯片衬底设置钝化层、发光器件、光敏器件、电路结构、多个金属电极、金属孔、金属引线形成第一芯片；在第二芯片衬底上设置钝化层、发光器件、光敏器件、电路结构、多个金属电极、金属引线、隔离金属柱以及金属掩蔽层形成第二芯片；
(2)在第二芯片背面沉积可以实现共晶键合的第二金属层并图形化；
(3)在第二芯片上开出需要刻蚀通孔的窗口，采用深反应离子刻蚀或激光钻孔方式制作该通孔； (4)将第一芯片和第二芯片互相对准，然后完成共晶键合，完成制作。
具体地，所述步骤(4)中还包括光路盖板，将光路盖板、第一芯片、第二芯片互相对准，然后完成共晶键合，完成制作。
[0011 ] 进一步地，所述通孔延伸至第二金属层，通孔不填充任何材料，通孔的直径为2 μ m~10 μ m，深度与直径的比例为20~50，侧壁陡直度89° ±1°。
[0012]再进一步地，所述发光器件和光敏器件为PN结二极管、肖特基二极管、隧穿二极管、光二极管中的任意一种，所述发光器件和光敏器件通过将电路集成在器件内部而成，或者，发光器件和光敏器件通过与电路贴装、键合。
[0013]更进一步地，所述第二芯片为一块以上，第一芯片和第二芯片形成两层以上的封装结构。
[0014]与现有技术相比，本发明具有以下优点:
(1)本发明在第一芯片与第二芯片间采用光互联通讯，简化了TXV 3D集成封装工艺，不需要常规TXV 3D集成封装工艺中在通孔中沉积介质层、种子层以及金属填孔等工序，从而避免了这些工序对通孔深度与直径比例要求的限制，从而可以实现高深宽比通孔用于芯片间?目号互联；
(2)本发明采用的高深宽比通孔进行光互联通讯，可以把通孔做得更小，对芯片衬底厚度也不需要减薄，因此可以减小体积，极大提高封装集成度，同时提高了 TXV封装衬底强度，减低了封装成本；
(3)本发明在第一芯片与第二芯片间采用光互联通讯方式，避免了微金属通孔带来的寄生电感、寄生电容等寄生参数，也可有效避免金属通孔之间的电磁信号干扰，可极大提高电子系统的工作频率，速度更快。
【专利附图】
【附图说明】
[0015]图1为本发明TXV 3D集成封装俯视结构示意图。[0016]图2为图1中A-A的剖视图。
[0017]图3为本发明第一芯片剖视图。
[0018]图4为本发明光路盖板剖视图。
[0019]图5为本发明第二芯片剖视图。
[0020]上述附图中，附图标记对应的部件名称如下:
1-第一芯片，2-第二芯片，3-发光器件,4-光敏器件,5-通孔,6-金属孔,7-光路盖板，8-金属电极，9-钝化层，10-第一金属层,11-金属引线，12-隔离金属柱，13-金属掩蔽层，14-第二金属层。
【具体实施方式】
[0021]下面结 合附图和实施例对本发明作进一步说明，本发明的实施方式包括但不限于下列实施例。
实施例
[0022]如图1至图5所示，光通讯互联TXV 3D集成封装，包括的第一芯片1，与第一芯片键合的第二芯片2，所述第一芯片和第二芯片均包括不透光衬底，以及沉积于不透光衬底上的钝化层9，嵌于钝化层中的发光器件3、光敏器件4，用于键合外部引线的多个金属电极8，与金属电极连接的实现内部电信号互联的金属引线11 ;所述第一芯片还包括位于钝化层中的实现内部互联的金属孔6，所述第二芯片还包括实现第一芯片和第二芯片进行光通讯互联的通孔5,位于第二芯片底部用于第一芯片和第二芯片键合的第二金属层14,嵌于钝化层中的隔离金属柱12以及金属掩蔽层13。
[0023]具体地，还包括与第二芯片键合的光路盖板7，所述光路盖板底部设有第一金属层
10。所述通孔采用深反应离子刻蚀或激光钻孔形成，通孔不填充任何材料，具有高深宽比特性，所述通孔延伸至第二金属层，通孔的直径为2μπι~?ομπι，深度与直径的比例为20~50，侧壁陡直度89° ±1。。
[0024]作为优选，可采用光路盖板把光约束起来，这样所述不透光衬底、隔离金属柱、金属掩蔽层、第一金属层将光约束在通孔和钝化层之中，形成光通讯互联的光通路。也可去除光路盖板，只采用金属掩蔽层实现对光的约束，这样所述不透光衬底、隔离金属柱、金属掩蔽层将光约束在通孔和钝化层之中，形成光通讯互联的光通路。
[0025]在本实施例中，所述第二芯片与第一芯片键合，以此形成两层的封装结构，所述芯片衬底由S1、GaAs、GeS1、InP或GaN材料制成。所述第一金属层和第二金属层通过在玻璃或硅等不透光芯片衬底上沉积铜、金、钛、锡、锗、铝等形成。所述发光器件和光敏器件为PN结二极管、肖特基二极管、隧穿二极管、光二极管中的任意一种，所述发光器件和光敏器件通过将电路集成在器件内部而成，采用与电路制作相同的工艺制程制作，或者，发光器件和光敏器件通过与电路贴装、键合。所述第一芯片和第二芯片均采用相同的工艺制作，与硅基及II1- V半导体等主流工艺兼容，
为了更好地说明本发明，如下提供了该光通讯互联TXV 3D集成封装的封装方法，具体
为:
(O在第一芯片衬底上设置钝化层、发光器件、光敏器件、电路结构、多个金属电极、金属孔、金属引线形成第一芯片；在第二芯片衬底上制作钝化层、发光器件、光敏器件、电路结构、多个金属电极、金属引线、隔离金属柱以及金属掩蔽层形成第二芯片；
(2)在玻璃或硅等芯片衬底上沉积铜、金、钛、锡、锗、铝等种类金属在一定温度下形成键合的第一金属层，光刻金属形成需要的键合图形；并刻蚀获得3D封装需要的光路盖板，如图4所示。
[0026](3)在第二芯片背面沉积铜、金、钛、锡、锗、铝等种类等金属在一定温度下形成键合的第二金属层，然后在保护芯片正面条件的前提下，光刻图形化并刻蚀第二金属层，形成键合金属区域以及开出刻蚀通孔窗口。
[0027](4)深反应离子刻蚀通孔，将开出刻蚀通孔窗口的芯片放入深反应离子刻蚀设备中，在高密度反应离子刻蚀下，通孔延伸背面的第二金属层，通孔直径为2μπι?ΙΟμπι，深度与直径的比例为30飞0，侧壁陡直度89° ±1°，如图5所示。
[0028](5)把光路盖板、第一芯片、第二芯片对准后，在一定温度低压条件下进行共晶键合，或者将第一芯片、第二芯片对准后，在一定温度低压条件下进行共晶键合，如图2所示。封装完成所述不透光衬底、隔离金属柱、金属掩蔽层、第一金属层将光约束在通孔和钝化层之中，形成光通讯互联的光通路。或者是去除带金属层的光路盖板，只采用金属掩蔽层实现对光的约束，这样所述不透光衬底、隔离金属柱、金属掩蔽层将光约束在通孔和钝化层之中，形成光通讯互联的光通路。
[0029]发光器件发射的光，通过通孔及透光介质层，传输到光敏器件，光敏器件接受到信号，完成信号互联。第一芯片和第二芯片可以按照设计需要有多个发光器件及光敏器件，从而实现不同目的的光通讯互联。
【权利要求】
1.光通讯互联TXV3D集成封装,其特征在于,包括第一芯片(I),与第一芯片键合的第二芯片(2)，所述第一芯片和第二芯片均包括不透光衬底，以及沉积于不透光衬底上的钝化层(9)，嵌于钝化层中的发光器件(3)、光敏器件(4)，用于键合外部引线的多个金属电极(8)，与金属电极连接的实现内部电信号互联的金属引线(11);所述第一芯片还包括位于钝化层中的实现内部互联的金属孔(6)，所述第二芯片还包括实现第一芯片和第二芯片进行光通讯互联的通孔(5)，位于第二芯片底部用于第一芯片和第二芯片键合的第二金属层(14)，嵌于钝化层中的隔离金属柱(12)以及金属掩蔽层(13)。
2.根据权利要求1所述的光通讯互联TXV3D集成封装，其特征在于，还包括与第二芯片键合的光路盖板(7),所述光路盖板底部设有第一金属层(10)。
3.根据权利要求1所述的光通讯互联TXV3D集成封装，其特征在于，所述通孔采用深反应离子刻蚀或激光钻孔形成，通孔不填充任何材料，所述通孔延伸至第二金属层，通孔的直径为2μπι?IOym,深度与直径的比例为20?50，侧壁陡直度89° ±1°。
4.根据权利要求1所述的光通讯互联TXV3D集成封装，其特征在于，所述发光器件和光敏器件为PN结二极管、肖特基二极管、隧穿二极管、光二极管中的任意一种，所述发光器件和光敏器件通过将电路集成在器件内部而成，或者，发光器件和光敏器件通过与电路贴装、键合。
5.根据权利要求1所述的光通讯互联TXV3D集成封装，其特征在于，所述第二芯片为一块以上，第一芯片和第二芯片形成两层以上的封装结构。
6.实现权利要求1飞任一项所述的光通讯互联TXV3D集成封装的封装方法，其特征在于，包括如下步骤: (O在第一芯片衬底设置钝化层、发光器件、光敏器件、电路结构、多个金属电极、金属孔、金属引线形成第一芯片；在第二芯片衬底上设置钝化层、发光器件、光敏器件、电路结构、多个金属电极、金属引线、隔离金属柱以及金属掩蔽层形成第二芯片； (2)在第二芯片背面沉积可以实现共晶键合的第二金属层并图形化； (3)在第二芯片上开出需要刻蚀通孔的窗口，采用深反应离子刻蚀或激光钻孔方式制作该通孔； (4)将第一芯片和第二芯片互相对准，然后完成共晶键合，完成制作。
7.根据权利要求6所述的光通讯互联TXV3D集成封装的封装方法，其特征在于，所述步骤(4)中还包括光路盖板，将光路盖板、第一芯片、第二芯片互相对准，然后完成共晶键合，完成制作。
8.根据权利要求7所述的光通讯互联TXV3D集成封装的封装方法，其特征在于，所述通孔延伸至第二金属层，通孔不填充任何材料，通孔的直径为2μπι?ΙΟμπι，深度与直径的比例为20?50，侧壁陡直度89° ±1。。
9.根据权利要求8所述的光通讯互联TXV3D集成封装的封装方法，其特征在于，所述发光器件和光敏器件为PN结二极管、肖特基二极管、隧穿二极管、光二极管中的任意一种，所述发光器件和光敏器件通过将电路集成在器件内部而成，或者，发光器件和光敏器件通过与电路贴装、键合。
10.根据权利要求9所述的光通讯互联TXV3D集成封装的封装方法，其特征在于，所述第二芯片为一块以上，第一芯片和第二芯片形成两层以上的封装结构。
【文档编号】H01L23/498GK103745969SQ201410041584
【公开日】2014年4月23日 申请日期:2014年1月28日 优先权日:2014年1月28日
【发明者】唐海林, 熊永忠 申请人:中国工程物理研究院电子工程研究所