MOSFET器件的制作方法及MOSFET器件与流程

本发明涉及半导体技术，尤其涉及一种MOSFET器件的制作方法及MOSFET器件。

背景技术：

在MOSFET(金属氧化物半导体场效应晶体管，Metal Oxide Semiconductor Field Effect Transistor,MOSFET)器件中，一般通过减小器件的导通电阻来减小功率损耗。

而由于击穿电压与导通电阻成反比关系，所以当导通电阻减小时，会对击穿电压产生不利的影响。为了解决这一问题，现有技术中引入了超结功率MOSFET，其包括位于超结型功率MOSFET的有源区以下、交替形成的P型区和N型区。超结型功率MOSFET中交替的P型区和N型区在理想状态下，应该处于电荷平衡状态，从而P型区和N型区在反向电压条件下相互耗尽，耐击穿性较好。

具体地，超结型功率MOSFET通过P型柱和N型柱的缓冲层实现较好的耐击穿，但是对于N沟道超结型功率MOSFET，目前的P型柱的制作方法中会用到外延工艺，进而会使用到外延设备，而外延设备非常昂贵，这就增加了生产成本。

技术实现要素：

本发明提供一种MOSFET器件的制作方法及MOSFET器件，以解决现有技术中制作P型柱时需采用外延设备导致生产成本增加的问题。

本发明第一个方面提供一种MOSFET器件的制作方法，包括：

在基底表层的N型层中形成深槽；

在所述深槽中形成第一P型多晶硅层；

在所述第一P型多晶硅层上形成中间过渡层；

在所述中间过渡层上形成第二P型多晶硅层，所述第二P型多晶硅层位于所述深槽的顶部。

如上所述的MOSFET器件的制作方法，可选地，在所述在基底表层的N型层中形成深槽之后，且所述在所述深槽中形成第一P型多晶硅层之前，还包括：

在所述深槽的侧壁和底部形成氧化层。

如上所述的MOSFET器件的制作方法，可选地，采用热氧化工艺形成所述氧化层。

如上所述的MOSFET器件的制作方法，可选地，所述氧化层的厚度为500埃至1000埃。

如上所述的MOSFET器件的制作方法，可选地，所述在基底表层的N型层中形成深槽包括：

在所述基底的N型层上形成掩膜层；

以所述掩膜层为掩膜，对所述N型层进行刻蚀，形成所述深槽。

如上所述的MOSFET器件的制作方法，可选地，所述在所述深槽中形成第一P型多晶硅层包括：

在所述深槽中形成第一多晶硅层；

对所述第一多晶硅层进行P型离子注入，形成所述第一P型多晶硅层。

如上所述的MOSFET器件的制作方法，可选地，所述在所述中间过渡层上形成第二P型多晶硅层包括：

在所述中间过渡层上形成第二多晶硅层；

对所述第二多晶硅层进行P型离子注入，形成所述第二P型多晶硅层。

如上所述的MOSFET器件的制作方法，可选地，其特征在于，在所述第一P型多晶硅层上形成中间过渡层包括：

在所述第一P型多晶硅层上形成以下层中的至少一种：本征多晶硅层、N型多晶硅层、第三P型多晶硅层。

本发明另一个方面提供一种MOSFET器件，包括：

基底，所述基底包括位于所述基底表层的N型层；

柱体，所述柱体位于所述N型层中，其中，所述柱体包括位于所述柱体底部的第一P型多晶硅层和位于所述柱体顶部的第二P型多晶硅层，所述第 一P型多晶硅层和所述第二P型多晶硅层之间形成有中间过渡层。

如上所述的MOSFET器件，可选地，还包括：

氧化层，位于所述柱体和所述N型层之间。

如上所述的MOSFET器件，可选地，所述氧化层采用热氧化工艺形成，所述氧化层的厚度为500埃至1000埃。

如上所述的MOSFET器件，可选地，所述中间过渡层包括以下层中的至少一种：本征多晶硅层、N型多晶硅层、第三P型多晶硅层。

由上述技术方案可知，本发明提供的MOSFET器件的制作方法及MOSFET器件通过分层沉积形成N型层中的柱体，既无需采用外延设备即可形成P型柱，降低了生产设备，又避免了在深槽中一次性形成柱体再进行离子注入操作造成的离子扩散沿注入方向杂质浓度不均匀，进而避免由于杂质浓度不均匀引起的会造成P型柱、N型柱的缓冲层电荷不平衡，MOSFET器件整体的电特性下降等问题。

附图说明

图1为根据本发明一实施例的MOSFET器件的制作方法的流程示意图；

图2为根据本发明另一实施例的MOSFET器件的制作方法的流程示意图；

图3A-3I为根据本发明再一实施例的MOSFET器件的制作方法中各步骤的机构示意图。

具体实施方式

实施例一

本实施例提供一种MOSFET器件的制作方法，用于制作MOSFET器件。如图1所示，为根据本实施例的MOSFET器件的制作方法的流程示意图。本实施例的MOSFET器件的制作方法包括：

步骤101，在基底表层的N型层中形成深槽。

本实施例的基底可以包括自下而上设置的N型衬底和N型层，该N型层具体可以是N型外延层，也可以是采用离子注入方式形成的N型层，具体不再赘述。

该步骤具体可以包括：

在基底的N型层上形成掩膜层；

以掩膜层为掩膜，对N型层进行刻蚀，形成深槽。

该掩膜层的材料可以是氧化层，采用热氧化工艺或者沉积工艺形成均可，该掩膜层的厚度与深槽的深度的比例t在预设范围内，例如0.1≤t≤1/9，具体可以根据实际需要进行设定，在此不再赘述。

步骤102，在深槽中形成第一P型多晶硅层。

具体地，首先在深槽中形成第一多晶硅层，并对第一多晶硅层进行P型离子注入，形成第一P型多晶硅层。

步骤103，在第一P型多晶硅层上形成中间过渡层。

具体地，在第一P型多晶硅层上形成以下层中的至少一种：本征多晶硅层、N型多晶硅层、第三P型多晶硅层。

更为具体地，可以在第一P型多晶硅层上单独形成本征多晶硅层，也可以单独形成N型多晶硅层，也可以形成第三P型多晶硅层，还可以是本征多晶硅层、N型多晶硅层交替形成，当然，中间过渡层也可以由本征多晶硅层、N型多晶硅层、第三P型多晶硅层中的任意两层交替组合设置而成或者是由三种层的交替设置而成，具体与第一P型多晶硅相邻的可以是本征多晶硅层、N型多晶硅层、第三P型多晶硅层的任意一层，在此不做限定，中间过渡层所包含的本征多晶硅层、N型多晶硅层、第三P型多晶硅层的数量也不做限定。具体其中每一层的厚度可以根据实际需要进行设定，在此不再赘述。

可选地，由于形成P型多晶硅的成本较高，中间过渡层可以仅包括本征多晶硅层和N型多晶硅层,以尽量降低生产成本，当然，中间过渡层可以仅包括本征多晶硅层，以进一步节省成本。

步骤104，在中间过渡层上形成第二P型多晶硅层，第二P型多晶硅层位于深槽的顶部。

形成第二P型多晶硅层的方式具体可以是：

在中间过渡层上形成第二多晶硅层；

对第二多晶硅层进行P型离子注入，形成第二P型多晶硅层。

其中，第一P型多晶硅层、中间过渡层和第二P型多晶硅层共同组成了柱体，由于该柱体的底部与顶部均为P型多晶硅层，其作用与P型柱的作用一致。本实施例中，位于第二P型多晶硅下方且与第二P型多晶硅相邻的膜 层可以是本征多晶硅层或者第三P型多晶硅层，以尽量避免N型多晶硅层对第二P型多晶硅层造成影响。该第二P型多晶硅的顶部可以与N型层的顶部齐平。

后续如何在形成柱体的基底上形成栅极、沟槽以及其它结构等工艺以构成最终的MOSFET器件均属于现有技术，在此不再赘述。

根据本实施例的MOSFET器件的制作方法，通过分层沉积形成N型层中的柱体，既无需采用外延设备即可形成P型柱，降低了生产设备，又避免了在深槽中一次性形成柱体再进行离子注入操作造成的离子扩散沿注入方向杂质浓度不均匀，进而避免由于杂质浓度不均匀引起的会造成P型柱、N型柱的缓冲层电荷不平衡，MOSFET器件整体的电特性下降等问题。

实施例二

本实施例对上述实施例的MOSFET器件的制作方法做进一步补充说明。如图2所示，为根据本实施例的MOSFET器件的制作方法的流程示意图。

步骤201，在基底表层的N型层中形成深槽。

该步骤201具体与步骤101一致，在此不再赘述。

步骤202，在深槽的侧壁和底部形成氧化层。

该氧化层的材料具体可以是氧化硅、二氧化硅等，厚度可以是500埃至1000埃，具体均可以根据实际需要进行设定。该氧化层可以采用热氧化工艺形成，热氧化工艺形成的氧化层致密性好，质量较佳。该氧化层用于隔离N型层与在深槽中形成的柱体，以避免形成P型多晶硅层时进行离子注入会使离子扩散至N型层，影响N型层的性能，进而造成MOSFET器件的整体性能下降的问题。

步骤203，在深槽中形成第一P型多晶硅层。

该步骤203与步骤102一致，在此不再赘述。

步骤204，在第一P型多晶硅层上形成中间过渡层。

该步骤204与步骤103一致，在此不再赘述。

步骤205，在中间过渡层上形成第二P型多晶硅层，第二P型多晶硅层位于深槽的顶部。

该步骤205与步骤104一致，在此不再赘述。

当本实施例的存在氧化层时，氧化层和柱体的整体可以与P型柱的作用 一致。具体地，柱体可以在氧化层的外侧感应出空穴，该分段的柱体在氧化层外侧感应出的空穴只要连成一体即可，即相当于氧化层的载流子与N型层反型，起到P型柱的作用。

根据本实施例的MOSFET器件的制作方法，通过在柱体和N型层之间形成氧化层，进而隔离柱体和N型层，以避免离子注入时影响N型层，进而避免影响MOSFET器件的整体性能。

实施例三

本实施例采用具体实例方式对上述实施例的MOSFET器件的制作方法做进一步补充说明。

如图3A至3I所示，为根据本实施例的MOSFET器件的制作方法中各个步骤的结构图。

如图3A所示，在基底301表层的N型层3012上形成原掩膜层302。

基底301还包括位于N型层下面的N型衬底3011。

如图3B所示，在原掩膜层302上形成光刻胶层(图中未示出)，并采用曝光显影等方式形成具有图案的光刻胶层，然后以该具有图案的光刻胶层为掩膜，对原掩膜层302进行刻蚀，形成掩膜层303。

如图3C所示，以掩膜层303为掩膜，对N型层3012进行刻蚀，形成深槽304。

如图3D所示，在深槽304的侧壁和底部形成氧化层305。

具体可以采用热氧化工艺形成，当然也可以采用沉积方式形成，具体可以根据实际需要选择。

如图3E所示，在深槽304中形成第一P型多晶硅层306。

如图3F所示，在第一P型多晶硅层306上形成本征多晶硅层307。

该本征多晶硅层即未注入离子的多晶硅。

如图3G所示，在本征多晶硅层307上形成N型多晶硅层308。

具体地，先形成一层多晶硅层，再注入N型离子，进而形成N型多晶硅层308。

如图3H所示，在N型多晶硅层308上形成本征多晶硅层309，在本征多晶硅层上形成N型多晶硅层310。重复沉积本征多晶硅层和N型多晶硅层的操作，直至达到预设高度。本实施例的多层本征多晶硅层和N型多晶硅层共 同构成了中间过渡层311。图3H中仅示出部分N型多晶硅层和本征多晶硅层。

如图3I所示，在中间过渡层311上形成第二P型多晶硅层312。

后续还包括形成源极、漏极、栅极以及其他结构的步骤，均属于现有技术，本实施例不再赘述。

根据本实施例的MOSFET器件的制作方法，通过分层沉积形成N型层中的柱体，既无需采用外延设备即可形成P型柱，降低了生产设备，又避免了在深槽中一次性形成柱体再进行离子注入操作造成的离子扩散沿注入方向杂质浓度不均匀，进而避免由于杂质浓度不均匀引起的会造成P型柱、N型柱的缓冲层电荷不平衡，MOSFET器件整体的电特性下降等问题。

实施例四

本实施例提供一种MOSFET器件。如图3I所示，为根据本实施例的MOSFET器件的结构示意图。该MOSFET器件包括基底301和柱体320。

其中，基底301包括位于基底301表层的N型层3012；柱体302位于N型层3012中，其中，柱体302包括位于柱体302底部的第一P型多晶硅层306和位于柱体320顶部的第二P型多晶硅层312，第一P型多晶硅层306和第二P型多晶硅层312之间形成有中间过渡层311。

可选地，本实施例的MOSFET器件还包括氧化层305，该氧化层305位于柱体302和N型层3012之间。该氧化层305采用热氧化工艺形成，该氧化层305的厚度为500埃至1000埃。

本实施例的中间过渡层包括以下层中的至少一种：本征多晶硅层、N型多晶硅层、第三P型多晶硅层。

根据本实施例的MOSFET器件，通过分层沉积形成N型层中的柱体，既无需采用外延设备即可形成P型柱，降低了生产设备，又避免了在深槽中一次性形成柱体再进行离子注入操作造成的离子扩散沿注入方向杂质浓度不均匀，进而避免由于杂质浓度不均匀引起的会造成P型柱、N型柱的缓冲层电荷不平衡，MOSFET器件整体的电特性下降等问题。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。