MOSFET器件的制作方法与流程

本发明涉及半导体技术，尤其涉及一种MOSFET器件的制作方法。

背景技术：

在MOSFET(金属氧化物半导体场效应晶体管，Metal Oxide Semiconductor Field Effect Transistor,MOSFET)器件中，一般通过减小器件的导通电阻来减小功率损耗。

而由于击穿电压与导通电阻成反比关系，所以当导通电阻减小时，会对击穿电压产生不利的影响。为了解决这一问题，现有技术中引入了超结功率MOSFET，其包括位于超结型功率MOSFET的有源区以下、交替形成的P型区和N型区。超结型功率MOSFET中交替的P型区和N型区在理想状态下，应该处于电荷平衡状态，从而P型区和N型区在反向电压条件下相互耗尽，耐击穿性较好。

但是对于传统的沟槽型超结型功率MOSFET器件来说，一般需要通过两次光刻形成深槽和浅槽，浅槽用于形成栅极，深槽用于形成柱体，例如在N型层中形成P型柱，这样两者的间距受到光刻对准的影响较大，如果光刻对准的偏差比较严重，会产生各种不良影响，比如会产生MOSFET器件的源漏间漏电偏大，阈值电压变小，击穿电压变小等现象。

技术实现要素：

本发明提供一种MOSFET器件的制作方法，以解决现有技术中形成深槽和浅草时光刻对准产生偏差影响MOSFET器件整体性能的缺陷。

本发明第一个方面提供一种一种MOSFET器件的制作方法，包括：

在基底上形成掩膜层；

以所述掩膜层为掩膜，对所述基底进行刻蚀，同时形成所述第一沟槽和所述第二沟槽；

在所述第一沟槽中形成第一填充层，且在所述第一填充层上形成遮挡层；

以所述遮挡层和所述掩膜层为掩膜，对所述第二沟槽进行刻蚀，以使所述第二沟槽的深度增大到预设深度，形成第三沟槽；

在所述第三沟槽中形成第二填充层。

如上所述的MOSFET器件的制作方法，可选地，所述基底包括自下而上依次形成的第一导电类型的衬底、第一导电类型的第一层结构、第二导电类型的第二层结构以及第一导电类型的第三层结构，所述第一沟槽和所述第二沟槽的深度大于所述第二层结构和所述第三层结构的厚度之和。

如上所述的MOSFET器件的制作方法，可选地，所述在所述第一沟槽中形成第一填充层包括：

在所述第一沟槽中形成第一栅氧化层；

在所述第一沟槽中形成第一多晶硅层。

如上所述的MOSFET器件的制作方法，可选地，

所述在所述第一沟槽中形成第一栅氧化层的同时，还包括：在所述第二沟槽中形成第二栅氧化层；

所述在所述第一沟槽中形成第一多晶硅层的同时，还包括：在所述第二沟槽中形成第二多晶硅层。

如上所述的MOSFET器件的制作方法，可选地，所述对所述第二沟槽进行刻蚀还包括：

对所述第二沟槽中的所述第二栅氧化层和所述第二多晶硅进行刻蚀，以去除所述第二栅氧化层和所述第二多晶硅。

如上所述的MOSFET器件的制作方法，可选地，在所述形成第三沟槽之后，且在所述第三沟槽中形成第二填充层之前，还包括：

去除所述掩膜层。

如上所述的MOSFET器件的制作方法，可选地，在所述去除所述掩膜层之后，且在所述第三沟槽中形成第二填充层之前，还包括：

对所述第三层结构进行第二导电类型的离子注入操作，形成第二导电类型的第三层结构。

如上所述的MOSFET器件的制作方法，可选地，在所述形成第一导电类型的第三层结构之后，还包括：

去除所述遮挡层。

如上所述的MOSFET器件的制作方法，可选地，在所述第三沟槽中形成第二填充层包括：

在所述第三沟槽中和所述第一填充层的上方同时形成具有第二导电类型的第四外延层；

去除高出所述第二导电类型的第三层结构的第四外延层。

由上述技术方案可知，本发明提供的MOSFET器件的制作方法，通过同时形成第一沟槽和第二沟槽，接着仅对第二沟槽进行刻蚀以形成第三沟槽，进而形成了深槽和浅槽，能够避免形成深槽和浅槽时光刻对准偏差对于MOSFET器件的影响，优化MOSFET器件的制作工艺，简化流程，降低成本。

附图说明

图1为根据本发明一实施例的MOSFET器件的制作方法的流程示意图；

图2A至图2J为根据本发明另一实施例的MOSFET器件的制作方法的各个步骤的结构示意图。

具体实施方式

实施例一

本实施例提供一种MOSFET器件的制作方法，用于制作MOSFET器件。如图1所示，为根据本实施例的MOSFET器件的制作方法的流程示意图。本实施例的MOSFET器件的制作方法包括：

步骤100，在基底上形成掩膜层。

本实施例的掩膜层可以是氧化层，该氧化层的材料可以是氧化硅或二氧化硅，当然还可以根据实际需要采用其它材料，具体可以根据实际需要进行设定，在此不再赘述。

本实施例的基底可以基底包括自下而上依次形成的第一导电类型的衬底、第一导电类型的第一层结构、第二导电类型的第二层结构以及第一导电类型的第三层结构，第一沟槽和第二沟槽的深度大于第二层结构和第三层结构的厚度之和。基底的各层结构可以采用外延方式生成，也可以采用离子注入方式形成，具体可以根据实际需要选择，本实施例中不再赘述。

步骤101，以掩膜层为掩膜，对基底进行刻蚀，同时形成第一沟槽和第二沟槽。

由于第一沟槽和第二沟槽是同时形成的，所以第一沟槽和第二沟槽的深度相等。具体地，可以刻蚀基底到预设的某一深度，以使第一沟槽和第二沟槽的深度为该深度。

步骤102，在第一沟槽中形成第一填充层，且在第一填充层上形成遮挡层。

遮挡层的作用用于防止第一填充层遭到后续某些工艺的破坏。该遮挡层的可以是光刻胶或者是采用刻蚀方式形成的氧化层。采用光刻胶，仅需要曝光显影等工艺就可以在遮挡层上形成，这样就可以尽量避免对其他膜层的损坏。

本实施例的第一填充层可以包括沟槽侧壁和底部形成的栅氧化层以及在栅氧化层内部的栅极材料层，例如多晶硅。即，该步骤可以包括：首先在在第一沟槽中形成第一栅氧化层，然后在第一沟槽中形成第一多晶硅层。

步骤103，以遮挡层和掩膜层为掩膜，对第二沟槽进行刻蚀，以使第二沟槽的深度增大到预设深度，形成第三沟槽。

第三沟槽的深度要大于第二沟槽的深度，即该第三沟槽为深槽，第一沟槽为浅槽。由于掩膜层的存在，能够尽量避免刻蚀第二沟槽时造成的偏离。而且由于形成第三沟槽的步骤中不需要进行光刻工艺，仅采用刻蚀工艺，成本较低。

步骤104，在第三沟槽中形成第二填充层。

该第二填充层是形成柱体的材料，例如可以是外延层。更为具体地，例如是在N型层中形成的P型柱或在P型层中形成的N型柱。

接着，在形成了第二填充层的MOSFET器件上进行后续的形成其它结构的步骤，以形成最终的MOSFET器件，这些步骤均为现有技术，在此不再赘述。

根据本实施例的MOSFET器件的制作方法，通过同时形成第一沟槽和第二沟槽，接着仅对第二沟槽进行刻蚀以形成第三沟槽，进而形成了深槽和浅槽，能够避免形成深槽和浅槽时光刻对准偏差对于MOSFET器件的影响，优化MOSFET器件的制作工艺，简化流程，降低成本。

实施例二

本实施例对上述实施例的MOSFET器件的制作方法做进一步补充说明。

在第一沟槽中形成第一栅氧化层的同时，还包括：在第二沟槽中形成第二栅氧化层；

在第一沟槽中形成第一多晶硅层的同时，还包括：在第二沟槽中形成第二多晶硅层。

这样，对第二沟槽进行刻蚀还包括：

对第二沟槽中的第二栅氧化层和第二多晶硅进行刻蚀，以去除第二栅氧化层和第二多晶硅层。

即，对第二沟槽进行刻蚀时，首先需要刻蚀的时第二沟槽中的第二栅氧化层和第二多晶硅层，将该第二栅氧化层和第二多晶硅层去除，并继续向下刻蚀，以使第二沟槽的深度增大至预设深度，形成第三沟槽。

本实施例中，第一沟槽形成第一填充物时，第二沟槽同时形成相应的填充物，进而避免在第二沟槽上形成遮挡层的操作，能够简化工艺，而且第二沟槽中的该填充物也会在后续的刻蚀过程中去除，不会影响MOSFET器件的整体性能。而且，由于第二沟槽中填充物的存在，在形成遮挡层时，即使光刻对偏，也会由于第二沟槽中的填充物的保护作用，不会对第二沟槽造成影响。

实施例三

本实施例对上述实施例的MOSFET器件的制作方法做进一步补充说明。

本实施例中，若在步骤101中形成有掩膜层，则在步骤103之后，且在步骤104之前，本实施例的MOSFET器件的制作方法还包括：

步骤a：去除掩膜层。

本实施例可以采用离子刻蚀的方式去除该掩膜层，具体不再赘述。需指出的是，若掩膜层上有遮挡层，则遮挡层下方的掩膜层可以不去除。

可选地，若基底可以包括自下而上依次形成的第一导电类型的衬底、第一导电类型的第一层结构、第二导电类型的第二层结构以及第一导电类型的第三层结构，则在步骤a之后，且在步骤104之前，还包括：

步骤b：对第三层结构进行第二导电类型的离子注入操作，形成第二导电类型的第三层结构。

若基底上方还具有残留的掩膜层，则掩膜层下面覆盖的第一导电类型的第三层结构的部分不会变成第一导电类型。

可选地，在步骤b之后，本实施例的MOSFET器件的制作方法还包括：

去除遮挡层。

该遮挡层若为光刻胶，则可以采用灰化的方式去除该光刻胶，具体不再赘述。该去除操作可以在步骤104之后，也可以在步骤104之前。

可选地，本实施例的步骤104包括：

在第三沟槽中和第一填充层的上方同时形成具有第二导电类型的第四外延层；

去除高出第二导电类型的第三层结构的第四外延层。

具体可以采用化学机械抛光(Chemical Mechanical polishing，CMP)去除高出第三层结构的第四外延层，第三沟槽中剩余的第四外延层即第二填充物。若形成第四外延层后基底表面还具有遮挡层，则可以通过化学机械抛光方式将该遮挡层一并去除。

本实施例中，以预先形成的遮挡层为掩膜，对基底表层的膜层进行离子注入，以形成所需的导电类型的膜层，避免进行为注入离子形成遮挡层的工艺，能够节省工艺步骤。

实施例四

本实施例对上述实施例的MOSFET器件的制作方法做具体举例说明。如图2A至2J所示，为根据本实施例的MOSFET器件的制作方法的各个步骤的结构示意图。

如图2A所示，在基底201上形成原掩膜层200。

如图2B所示，对所述原掩膜层200进行光刻工艺，在基底201上形成掩膜层202。

本实施例的基底包括自下而上依次形成的N型衬底2011、N型外延层2012、P型外延层2013和N型外延层2014。即，本实施例的第一层结构为N型外延层2012，第二层结构为P型外延层2013，第三层结构为N型外延层2014。

如图2C所示，以掩膜层202为掩膜，对基底201进行刻蚀，同时形成第一沟槽203和第二沟槽204。

第一沟槽203和第二沟槽204的深度相等，且第一沟槽203的底部和第二沟槽204的底部均位于N型外延层2012中。本实施例的第二沟槽204有两个。

如图2D所示，在第一沟槽203中形成第一栅氧化层205，且在第二沟槽204中形成第二栅氧化层206，并在在第一沟槽203中形成第一多晶硅层207，且在第二沟槽204中形成第二多晶硅层208。

形成栅氧化层的方式可以采用热氧化方式，具体不再赘述。本实施例中的第一多晶硅层207即起到栅极的作用。第一多晶硅层207和第二多晶硅层208的高度均与N型外延层2014齐平，具体可以采用回刻多晶硅层的方式实现。

如图2E所示，在第一沟槽203上方形成遮挡层209。

具体可以采用曝光、显影的方式在第一沟槽203的上方形成光刻胶作为遮挡层209。

如图2F所示，以遮挡层209和掩膜层202为掩膜，对第二沟槽204进行刻蚀，以使第二沟槽204的深度增大到预设深度，形成第三沟槽210。

在对第二沟槽204进行刻蚀的同时，第二沟槽204中的第二栅氧化层206和第二多晶硅层208均被刻蚀掉。

如图2G所示，去除掩膜层202。

需指出的是，由于遮挡层209的作用，部分掩膜层202’并未被去除。

如图2H所示，对N型外延层2014进行P型离子注入操作，以形成P型外延层2015。

需指出的是，由于掩膜层202’的作用，N型外延层2014被掩膜层202’覆盖的部分并未被注入P型离子，仍然为N型外延层2014。

如图2I所示，去除遮挡层209和掩膜层202’。

具体可以采用刻蚀的方式进行去除，也可以采用CMP方式进行去除。

如图2J所示，进行外延工艺，以在图2I所形成的器件上形成第四外延层(图中未示出)，并采用CMP方式去除高于P型外延层2015的第四外延层，以在第三沟槽210中形成第二填充层211。

后续进行的形成其它结构，例如介质层、金属层的步骤，均为现有技术，在此不再赘述。

本实施例的MOSFET器件的制作方法，能够尽量避免深槽和浅槽位置偏离的情况，而且工艺步骤简化，生产成本降低。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤 可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。