阻变存储器及其制备方法与流程

本发明属于集成电路技术领域，具体地讲，涉及一种可提高阻变存储器均一性的阻变存储器及其制备方法。

背景技术：

阻变存储器(RRAM)具有结构简单、读写速度快、操作功耗低、存储密度大、与现有CMOS(互补金属氧化物半导体)工艺技术兼容、进一步按比例缩小的潜力大、可实现多值存储等特点，因此，它是下一代通用存储器的有力竞争者。

传统的阻变存储器是典型的三明治结构：在上、下电极之间加入一层阻变材料层，其工作原理是在阻变材料层两端施加大小或者极性不同的电压，控制阻变材料层的电阻值在高、低电阻态之间转换，以实现数据的写入和擦除。被广泛认可的导电细丝理论认为，在阻变过程中，阻变材料层中的氧空位或者金属离子发生迁移形成导电细丝，当导电细丝连通上、下电极时，阻变存储器进入低阻状态；当再次施加某一适当电压时，导电细丝断裂，进入高阻状态，所以阻值的变化是源于导电细丝的断裂与形成。由于这种断裂与形成是随机的，多次阻变过程中，导电细丝的形貌与分布各不相同，所以阻变材料层的电学参数(set电压、reset电压、高低电阻态阻值等)存在很大的波动性，严重降低了阻变存储器工作的稳定性和可靠性。因此如何有效控制导电细丝的形成与断裂成为提高存储器件性能的关键核心问题。

技术实现要素：

为解决上述现有技术存在的问题，本发明提供了一种阻变电阻器及其制备方法，该阻变电阻器通过制备导电凸起阵列，有效地提高了阻变存储器的均一性。

为了达到上述发明目的，本发明采用了如下的技术方案：

一种阻变存储器，包括依次叠层设置的衬底、第一电极、阻变材料层、第二电极，还包括：间隔形成于所述第一电极与阻变材料层界面处或/和所述第二电极与阻变材料层界面处的导电凸起阵列。

进一步地，所述导电凸起阵列的材料选自Pt、Cu、Al、Ti、Ni、Au中的任意一种。

进一步地，所述导电凸起阵列的高度为1nm～5nm；

进一步地，所述导电凸起阵列的间距为50nm～50μm。

进一步地，所述阻变材料层的厚度为5nm～200nm。

进一步地，所述阻变材料层的材料选自氧化铪、氧化钛、氧化锆、氧化锌、氧化钨、氧化钽中的至少一种；所述衬底的材料选自硅衬底、玻璃衬底、柔性衬底中的任意一种；所述下电极的材料选自Pt、Cu、Al、Ti、Ni、TiN中的任意一种；所述上电极的材料选自Pt、Cu、Al、Ti、Ni、TiN中的任意一种。

本发明的另一目的还在于提供一种如上所述的阻变存储器的制备方法，包括：A、在衬底上制备第一电极、阻变材料层、第二电极的步骤；B、在所述第一电极与阻变材料层界面处或/和所述第二电极与阻变材料层界面处制备导电凸起阵列的步骤。

进一步地，制备导电凸起阵列的步骤具体包括：采用旋涂法在所述第一电极与阻变材料层界面处或/和所述第二电极与阻变材料层界面处涂布纳米球阵列；采用自组装技术将所述纳米球阵列自组装形成纳米球层；以所述纳米球层为掩膜，在所述纳米球层上沉积形成金属薄膜；其中，所述沉积方法选自化学气相沉积、物理气相沉积、电子束蒸发、溅射、原子层沉积、热蒸发中的任意一种；腐蚀去除所述纳米球层，形成所述导电凸起阵列。

进一步地，所述纳米球层的层数为1～2层。

进一步地，所述纳米球层的材料选自聚苯乙烯、二氧化硅中的任意一种。

本发明通过采用纳米球光刻技术在第一电极或/和第二电极与阻变材料层的界面处制备分布均匀且可控的导电凸起阵列，使电场集中在导电凸起阵列上，增加了在导电凸起阵列处形成导电通道的概率，从而提高了该阻变存储器工作的稳定性，提高了阻变存储器的均一性。

附图说明

通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：

图1是根据本发明的实施例1的阻变存储器的结构示意图；

图2是根据本发明的实施例1的阻变存储器的制备方法的步骤流程图；

图3是根据本发明的实施例1的纳米球层的结构示意图；

图4是根据本发明的实施例1的导电凸起阵列的结构示意图；

图5是根据本发明的实施例2的阻变存储器的结构示意图；

图6是根据本发明的实施例2的阻变存储器的制备方法的步骤流程图；

图7是根据本发明的实施例2的纳米球层的结构示意图；

图8是根据本发明的实施例2的导电凸起阵列的结构示意图。

具体实施方式

以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中，为了清楚起见，可以夸大元件的形状和尺寸，并且相同的标号将始终被用于表示相同或相似的元件。

实施例1

图1是根据本发明的实施例1的阻变存储器的结构示意图。

参照图1，根据本发明的实施例1的阻变存储器包括衬底10；依次叠层设置于衬底10上的第一电极20、阻变材料层30、第二电极40；以及，设置于第一电极20与阻变材料层30之间、并间隔形成于第一电极20表面的导电凸起阵列50。

在本实施例中，上述导电凸起阵列50的材料为Pt，且导电凸起阵列的高度为5nm左右，间距为50nm；但本发明并不限制于此，导电凸起阵列的材料还可选自Cu、Al、Ti、Ni、Au中的任意一种，且导电凸起阵列的高度限制在1nm～5nm之间即可，间距控制为50nm～50μm之间即可。

形成于第一电极20与阻变材料层30界面处的导电凸起阵列50可使电场集中在导电凸起阵列50上，增加了在导电凸起阵列50处形成导电通道的概率，从而提高了该阻变存储器工作的稳定性，提高了阻变存储器的均一性。

优选地，在本实施例中，衬底10为硅衬底；形成于硅衬底上的第一电极20的材料为Pt；形成于第一电极20上的阻变材料层30的材料为氧化锆，且其厚度为60nm；形成于阻变材料层30上的第二电极40的材料为Pt；但本发明并不限制于此，如衬底10的材料还可以是玻璃衬底或柔性衬底等，第一电极20和第二电极40的材料还可以选自Cu、Al、Ti、Ni、TiN中的任意一种，阻变材料层30的材料还可以选自氧化钛、氧化铪、氧化锌、氧化钨、氧化钽中的任意一种或其混合物，且该阻变材料层30的厚度并不限制于60nm，只需将其控制在5nm～200nm的范围内即可。

下面结合图2中所示的阻变存储器的制备方法的步骤流程图对上述阻变存储器的制备方法进行详细的描述。

参照图2，根据本发明的实施例1的阻变存储器的制备方法的步骤流程图包括如下步骤：

在步骤110中，在衬底10上沉积金属Pt形成第一电极20。具体地，衬底10采用的是硅衬底。

在步骤120中，在第一电极20上形成纳米球，并采用自组装技术形成纳米球阵列，形成纳米球层61。具体地，形成纳米球采用的是旋涂法，且纳米球的材料为聚苯乙烯。

在本实施例中，纳米球层61的层数为一层，该纳米球层61的俯视图如图3所示，图3中，阵列排布的聚苯乙烯纳米球之间形成了a空隙62和b空隙63两种空隙。

在步骤130中，在纳米球层61上沉积金属Pt，在纳米球层61表面、a空隙62和b空隙63处形成金属薄膜。具体地，采用电子束蒸发法在纳米球层61上沉积金属Pt。

值得说明的是，在纳米球层61上沉积形成金属薄膜的方法还可以是化学气相沉积、物理气相沉积、溅射法、原子层沉积法、热蒸发法等中的任意一种。

在步骤140中，腐蚀去除纳米球层61，在第一电极20上形成导电凸起阵列50。也就是说，本实施例中，导电凸起阵列50其实质为，以纳米球层61为掩膜，在a空隙62和b空隙63处沉积的金属Pt，该导电凸起阵列50的结构示意图如图4所示。

经步骤120-140制备得到的导电凸起阵列50的高度为5nm，间距为50nm。 值得说明的是，导电凸起阵列50的高度控制在1nm～5nm的范围即可，间距控制在50nm～50μm的范围即可，而导电凸起阵列50的高度及间距的调控均通过控制聚苯乙烯纳米球的粒径即可满足，因此也就是说该导电凸起阵列50为分布均匀且可控的阵列。

作为导电凸起阵列50的材料并不限制于金属Pt，其他如Cu、Al、Ti、Ni、Au等金属均可。

在步骤150中，在第一电极20和导电凸起阵列50上形成阻变材料层30。具体地，阻变材料层30的形成方法采用的是溅射法。

具体地，阻变材料层30为厚度为60nm的氧化锆层。

在步骤160中，在阻变材料层30上形成第二电极40。

具体地，第二电极40的材料为金属Pt，第二电极40的形成方法采用的是光刻法和剥离法。

本实施例中，在衬底10上逐层形成第一电极20、阻变材料层30及第二电极40的过程均属本领域技术人员惯用手段，此处对该过程不再一一赘述。

经上述步骤110-160制备得到的阻变存储器通过在第一电极20与阻变材料层30界面处制备导电凸起阵列50，可使电场集中在导电凸起阵列50上，增加了在导电凸起阵列50处形成导电通道的概率，从而提高了该阻变存储器工作的稳定性，提高了阻变存储器的均一性。

实施例2

在实施例2的描述中，与实施例1的相同之处在此不再赘述，只描述与实施例1的不同之处。实施例2与实施例1的不同之处在于，参照图5，根据本发明的实施例2的阻变存储器包括衬底10；依次叠层设置于衬底10上的第一电极20、阻变材料层30、第二电极40；以及，设置于第二电极40与阻变材料层30之间、并间隔形成于阻变材料层30表面的导电凸起阵列50。

参照图6中根据本发明的实施例2的阻变存储器的制备方法的步骤流程图。

在步骤210中，在衬底10上沉积金属Pt形成第一电极20，在第一电极20上形成阻变材料层30。具体地，衬底10采用的是玻璃衬底，阻变材料层30的形成方法为原子层沉积。

在本实施例中，阻变材料层30为厚度为5nm的氧化铝和氧化铪的混合层。

在步骤220中，在阻变材料层30上形成纳米球，并采用自组装技术形成纳米球阵列，形成纳米球层61。具体地，形成纳米球采用的是旋涂法，且纳米球的材料为二氧化硅。

在本实施例中，纳米球层61的层数为两层，该纳米球层61的俯视图如图6所示，图7中，阵列排布的二氧化硅纳米球之间形成了c空隙64一种空隙。

在步骤230中，在纳米球层61上沉积金属Pt，在纳米球层61表面和c空隙64处形成金属薄膜。具体地，采用电子束蒸发法在纳米球层61上沉积金属Pt。

在步骤240中，腐蚀去除纳米球层61，在阻变材料层30上形成导电凸起阵列50。也就是说，本实施例中，导电凸起阵列50其实质为，以纳米球层61为掩膜，在c空隙64处沉积的金属Pt，该导电凸起阵列50的结构示意图如图8所示。

经步骤220-240制备得到的导电凸起阵列50的高度为1nm，间距为50μm。

在步骤250中，在阻变材料层30和导电凸起阵列50上形成第二电极40。

具体地，第二电极40的材料为金属Pt，第二电极40的形成方法采用的是光刻法和剥离法。

本实施例中，在衬底10上逐层形成第一电极20、阻变材料层30及第二电极40的过程均属本领域技术人员惯用手段，此处对该过程不再一一赘述。

经上述步骤210-250制备得到的阻变存储器通过在第二电极40与阻变材料层30界面处制备导电凸起阵列50，可使电场集中在导电凸起阵列50上，增加了在导电凸起阵列50处形成导电通道的概率，从而提高了该阻变存储器工作的稳定性，提高了阻变存储器的均一性。

值得说明的是，在第一电极20或第二电极40与阻变材料层30界面处制备导电凸起阵列50，是为了将电场集中在导电凸起阵列50上，增加了在导电凸起阵列50处形成导电通道的概率，从而提高该阻变存储器工作的稳定性，提高阻变存储器的均一性；因此，若在第一电极20与阻变材料层30界面处，以及第二电极4与阻变材料层30界面处均制备导电凸起阵列50，同样可达到本发明的提高阻变存储器的均一性的目的，仍属本发明所保护范围。

虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。