晶片封装体及其制造方法与流程

本发明关于一种封装体及其制造方法，且特别是有关于一种晶片封装体及其制造方法。

背景技术：

随着半导体元件制造技术演进，半导体元件的电路密度不断增加且元件尺寸亦进一步微缩以得到高集成密度的半导体元件。由于各种半导体元件在集成密度上的持续改进，半导体工业经历了持续快速的成长。如此一来，在半导体元件的尺寸减少与密度增加的情况下，对于封装技术的要求亦对应地渐驱严苛。近年来随着对尺寸更小的电子装置需求的成长，对于半导体晶片需要更创新的封装技术。

其中，立体半导体晶片封装体技术已成为进一步降低半导体晶片封装体物理尺寸的有效选择。在立体半导体晶片封装体中，半导体晶片垂直堆叠并以直通硅晶穿孔(through-silicon vias，TSV)技术来完成彼此间的电性连接，可有效缩短晶片之间的导线、缩小元件尺寸。立体半导体晶片封装体技术能整合不同功能的半导体晶片，有效增加产品效能、缩小体积、并达到更高的集成密度。换言之，立体半导体晶片封装体技术可在更小的外观尺寸(form factors)上具有更高的集成密度，以达成多功能、高效能的半导体晶片封装体。一般而言，立体半导体晶片封装体可以包括半导体晶片、具有直通硅晶穿孔的中介片(interposer)以及其他基材，半导体晶片经由焊接凸块附着在中介片的一侧，利用焊接凸块提供集成电路晶片与中介片之间的电性连接，而中介片的另一侧则例如可以通过外部导电连结，让中介片电性连接至印刷电路板或其他的集成电路晶片。通过直通硅晶穿孔，使得分别位于中介片两侧的半 导体晶片与印刷电路板或其他的集成电路晶片整合起来。

在半导体晶片与中介片的整合当中，焊接凸块通常是特定合金，利用共晶结合法(eutectic bonding)进行金属相态的转换，共晶结合法是一种特殊的扩散键结，使合金在比其中任一溶质更低的溶点下彼此扩散混合，因此可在约摄氏400～500度等相对较低的温度下，即形成集成电路晶片与中介片之间的金属界面键结。然而，共晶结合法在制程控制上，对于温度、加热周期等回火制程(annealing process)参数控制要求甚高，连带使得焊接凸块容易在制程稍有变异的情况下即产生机械应力影响界面键结，如此便容易使半导体晶片与中介片之间的焊接凸块，产生连接不良甚至断裂等问题。据此，一种更可靠、更适于量产的晶片封装体及其制造方法，仍是当今半导体晶片封装工艺重要的研发方向之一。

技术实现要素：

本发明提供一种晶片封装体及其制造方法，具有高分子粘着支撑层取代以共晶结合法的焊接凸块，使立体半导体晶片封装体中，半导体晶片与中介片的连接可在具有更大制程边际(process margin)的情况下，更容易有效控制并确保半导体晶片与中介片两者的连接。此外，高分子粘着支撑层与共晶结合法的焊接凸块相较，可在更低的制程温度下即有效形成，因此更可有效减低晶片封装体内部的电子元件被高温影响的疑虑。再者，高分子粘着支撑层具有更低的生产成本，使本发明提供的晶片封装体更适于量产。

本发明提出一种晶片封装体，其包含半导体晶片、中介片、高分子粘着支撑层、重布局线路以及封装层。半导体晶片具有感应元件以及导电垫，导电垫电性连接感应元件。中介片配置于半导体晶片上方，中介片具有沟槽以及穿孔，其中沟槽暴露出部分感应元件，穿孔暴露出导电垫。高分子粘着支撑层夹设于半导体晶片与中介片之间。重布局线路配置于中介片上方以及穿 孔内以电性连接导电垫。封装层覆盖中介片以及重布局线路，封装层具有开口暴露出沟槽。

在本发明的一些实施方式中，前述高分子粘着支撑层具有一开口与穿孔贯通以暴露出导电垫。

在本发明的一些实施方式中，前述高分子粘着支撑层包含热固化(thermal curing)材料、紫外光固化(UV curing)材料或两者的组合。

在本发明的一些实施方式中，前述高分子粘着支撑层包含环氧树脂(epoxy)。

在本发明的一些实施方式中，前述沟槽在半导体晶片的投影位于有源区的至少一边。

在本发明的一些实施方式中，前述封装层不填满该穿孔。

在本发明的一些实施方式中，晶片封装体进一步包含配置于中介片上的外部导电连结，外部导电连结电性连接重布局线路。

在本发明的一些实施方式中，前述中介片具有配置于该中介片的下表面的第一绝缘层以及配置中介片的上表面以及穿孔的孔壁的第二绝缘层。

在本发明的一些实施方式中，前述感应元件配置于半导体晶片的有源区，导电垫配置于半导体晶片的周边区，周边区圈绕有源区。

在本发明的一些实施方式中，前述高分子粘着支撑层是一高分子坝体。

本发明又提出一种晶片封装体的制造方法，包含：于中介片的下表面形成第一绝缘层；形成自下表面朝中介片的上表面延伸的至少一沟槽；于下表面下形成高分子粘着支撑层，高分子粘着支撑层具有开口；通过高分子粘着支撑层将中介片与半导体晶片对接，半导体晶片具有至少一感应元件以及电性连接于感应元件的至少一导电垫，高分子粘着支撑层的开口对应于导电垫；自上表面朝下表面形成至少一穿孔，该穿孔与高分子粘着支撑层的开口贯通以暴露出导电垫；形成覆盖上表面以及穿孔的孔壁的第二绝缘层；形成 重布局线路，该重布局线路配置于第二绝缘层上以及穿孔内以电性连接导电垫；蚀刻中介片使沟槽自上表面暴露出来；以及形成覆盖于重布局线路上的封装层，封装层具有开口暴露出沟槽。

在本发明的一些实施方式中，其中于下表面形成高分子粘着支撑层的步骤包含：于下表面涂布高分子粘着支撑层；以及微影蚀刻高分子粘着支撑层使高分子粘着支撑层具有开口。

在本发明的一些实施方式中，在通过高分子粘着支撑层将中介片与半导体晶片对接的步骤与自上表面朝下表面形成穿孔与高分子粘着支撑层的开口贯通以暴露出导电垫的步骤之间，进一步包含自上表面朝下表面薄化中介片。

在本发明的一些实施方式中，其中形成覆盖于重布局线路上的封装层的步骤包含：于重布局线路上涂布封装层；以及激光钻孔封装层使封装层具有开口暴露出沟槽。

在本发明的一些实施方式中，其中于重布局线路上涂布封装层的步骤中，封装层不填满穿孔。

在本发明的一些实施方式中，其中该高分子粘着支撑层包含热固化材料、紫外光固化材料或两者的组合。

在本发明的一些实施方式中，其中热固化材料包含环氧树脂。

在本发明的一些实施方式中，晶片封装体的制造方法进一步包含形成配置于中介片上的外部导电连结，外部导电连结电性连接重布局线路。

在本发明的一些实施方式中，其中高分子粘着支撑层是一高分子坝体。

附图说明

本发明的上述和其他态样、特征及其他优点参照说明书内容并配合附加图式得到更清楚的了解，其中：

图1是根据本发明一些实施方式的晶片封装体的俯视示意图。

图2是根据图1中剖面线2的剖面示意图。

图3是根据图1中剖面线3的剖面示意图。

图4是根据本发明一些实施方式的晶片封装体于制造过程中一阶段的剖面示意图。

图5是根据本发明一些实施方式的晶片封装体于制造过程中图4下一阶段的剖面示意图。

图6是根据本发明一些实施方式的晶片封装体于制造过程中图5下一阶段的剖面示意图。

图7是根据本发明一些实施方式的晶片封装体于制造过程中图6下一阶段的剖面示意图。

图8是根据本发明一些实施方式的晶片封装体于制造过程中图7下一阶段的剖面示意图。

图9是根据本发明一些实施方式的晶片封装体于制造过程中图8下一阶段的剖面示意图。

图10是根据本发明一些实施方式的晶片封装体于制造过程中图9下一阶段的剖面示意图。

图11是根据本发明一些实施方式的晶片封装体于制造过程中图10下一阶段的剖面示意图。

其中，附图中符号的简单说明如下：

100：晶片封装体 124：穿孔

110：半导体晶片 125：孔壁

112：感应元件 130：高分子粘着支撑层

113：内连线结构 132：开口

114：有源区 140：重布局线路

116：导电垫 150：封装层

118：周边区 152：开口

120：中介片 160：外部导电连结

121：下表面 170：第一绝缘层

122：沟槽 180：第二绝缘层

123：上表面。

具体实施方式

为了使本发明内容的叙述更加详尽与完备，下文针对本发明的实施态样与具体实施例提出了说明性的描述，但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施方式中附加其他的实施方式，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施方式。然而，可在无所述特定细节的情况下实践本发明各实施方式。

图1是根据本发明一些实施方式的晶片封装体100的俯视示意图。图2是根据图1中剖面线2的剖面示意图。图3是根据图1中剖面线3的剖面示意图。请参照图1搭配图2以及图3，本发明的晶片封装体100包含半导体晶片110、中介片120、高分子粘着支撑层130、重布局线路140以及封装层150。如图2以及图3所示，半导体晶片110具有感应元件112以及导电垫116。感应元件112配置于半导体晶片110的有源区114。导电垫116配置于半导体晶片110的周边区118。周边区118圈绕有源区114。导电垫116电性连接于感应元件112。半导体晶片110例如可以是以硅(silicon)、锗(germanium)或III-V族元素的半导体晶圆为基材所制作的晶片。感应元件112例如可以是表面声波元件、压力感测器(pressure sensors)、利用热及压力等物理量变化来测量的物理感测器(physical sensor)、微机电系统(Micro Electro Mechanical Systems,MEMS)、有 源元件(active element)或无源元件(passive elements)、数字电路或模拟电路等集成电路的感测元件(electronic components)、微流体系统(micro fluidic systems)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)，但本发明亦不以此为限。如图2以及图3所示，导电垫116例如可以是配置于感应元件112的左右两侧且电性连接于感应元件112。电性连接的方式例如可以是通过半导体晶片110内部的内连线结构113，使位于半导体晶片110的周边区118的导电垫116与位于半导体晶片110的有源区114的感应元件112具有电性连接。如此一来，导电垫116即可作为感应元件112信号控制的输入(input)/输出(output)端，进而对半导体晶片110中的感应元件112进行感测信号控制。导电垫116的材质例如可以是铝(aluminum)、铜(copper)或镍(nickel)或其他合适的导电材料。

请参照图2以及图3，中介片120配置于半导体晶片110上方。中介片120具有沟槽122以及穿孔124，其中沟槽122暴露出部分感应元件112，穿孔124暴露出导电垫116。中介片120例如可以是硅。沟槽122上下贯通中介片120使位于中介片120下方的半导体晶片110中感应元件112得以暴露出来，借此感知外界的声波、压力或是温度等变化来产生感测信号。在本发明的一些实施方式中，沟槽122在半导体晶片110的投影位于有源区114的至少一边。如图1搭配图2以及图3所示，沟槽122在半导体晶片的投影围绕于有源区114的三边，仅留下一边作为连接处。然而本发明并不以此为限，沟槽122的位置与形状可以针对不同需求作对应的设计，沟槽122亦可以是一个连续沟槽或是多个较小的沟槽。此外，如图2以及图3所示，在本发明的一些实施方式中，中介片120具有第一绝缘层170配置于中介片120的下表面121，以及第二绝缘层180配置中介片120的上表面123以及穿孔124的孔壁125。第一绝缘层170、第二绝缘层180所使用的材料可以是氧化硅、氮化硅、氮氧化硅或其它合适的绝缘材料，以化学气相沉积法(chemical vapor deposition)顺应地 (conformally)沿着中介片120的下表面121或上表面123、及其穿孔124的侧壁125形成绝缘薄膜。位于中介片120的下表面121的第一绝缘层170，以及位于中介片120的上表面123与中介片120的穿孔124的孔壁125的第二绝缘层180，可保护中介片120，且使后续重布局线路140与中介片120之间电性绝缘。

继续参照图2以及图3，高分子粘着支撑层130夹设于半导体晶片110与中介片120之间。高分子粘着支撑层130粘着半导体晶片110与中介片120使两者接合。高分子粘着支撑层130可以是任何适合用以粘着晶片的高分子材料。在本发明的一些实施方式中，高分子粘着支撑层130包含热固化(thermal curing)材料、紫外光固化(UV curing)材料或两者的组合。在本发明的一些实施方式中，高分子粘着支撑层130包含环氧树脂(epoxy)。在本发明的一些实施方式中，高分子粘着支撑层130是一高分子坝体。在此值得注意的是，高分子粘着支撑层130与传统上连接半导体晶片与中介片所用的焊接凸块完全不同。焊接凸块通常为特定合金，利用共晶结合法进行金属相态的转换，使合金在比其中任一溶质更低的溶点下彼此扩散混合，因此可在约摄氏400～500度等相对较低的温度下，即形成集成电路晶片与中介片之间的金属界面键结。而高分子粘着支撑层130并不需要上述的高温来进行高分子固化粘着反应，一般而言，高分子固化粘着反应至高仅需摄氏300度以下即可充分固化反应，发挥其粘着功能。通过高分子粘着支撑层130成分比例的适当选择与调配，高分子粘着支撑层130甚至可在低于摄氏200度的条件下即可形成并顺利接合半导体晶片110与中介片120。据此，接合半导体晶片110与中介片120两者即可在更低的热预算(thermal budget)下进行，而减低晶片封装体内部的电子元件被高温影响的疑虑。再者，共晶结合法在制程控制上，对于温度、加热周期等回火制程参数控制要求甚高，连带使得焊接凸块容易在制程稍有变异的情况下即产生机械应力影响界面键结，如此便容易使半导体晶片与中介片之间的焊接凸块，产生连接不良甚至断裂等问题。相对地，高分 子粘着支撑层130在固化反应的控制上则容易许多，不易因为微小的制程变异而对于其粘着性能产生太大的影响。因此，以高分子粘着支撑层130取代以共晶结合法的焊接凸块，使立体半导体晶片封装体中，半导体晶片110与中介片120的连接可在具有更大制程边际(process margin)的情况下，更能有效控制并确保半导体晶片110与中介片120两者的连接。此外，高分子粘着支撑层130具有更低的生产成本，使本发明提供的晶片封装体100更适于量产。如图2以及图3所示，在本发明的一些实施方式中，高分子粘着支撑层130具有开口132与穿孔124贯通以暴露出导电垫116。开口132例如可以是以微影蚀刻或激光钻孔等方式形成。据此，半导体晶片110与中介片120两者之间的导电路径即可由此处通过，使半导体晶片110的导电垫116与中介片120的穿孔124的孔壁125上的重布局线路140电性连接。继续参照图2以及图3，重布局线路140配置于中介片120上方以及穿孔124内以电性连接导电垫116。重布局线路140例如可以使用铝(aluminum)、铜(copper)或镍(nickel)或其他合适的导电材料，以适当的制程方法全面沉积于第二绝缘层180上，再以微影蚀刻的方式图案化以在第二绝缘层180上留下预定图案的重布局线路140。

继续参照图2以及图3，封装层150覆盖于中介片120以及重布局线路140上，封装层150具有开口152暴露出沟槽122。封装层150所使用的材料可以是绿漆(solder mask)或其它合适的封装材料，以涂布方式顺应地沿着中介片120的上表面123形成。如图2以及图3所示，在本发明的一些实施方式中，封装层150不填满穿孔124。据此，封装层150与穿孔124的孔壁125上的重布局线路140接触面积较小，更可进一步减低封装层150与穿孔124的孔壁125上的重布局线路140之间的应力累积，避免后续封装层150膨胀或皱缩对重布局线路140产生影响，减少重布局线路140发生断线的可能性，进一步提升晶片封装体100的可靠度。

如图2以及图3所示，在本发明的一些实施方式中，晶片封装体100进一 步包含外部导电连结160配置于中介片120上，外部导电连结160电性连接重布局线路140。外部导电连结160的材料例如可以是锡或其他适合于焊接的金属或合金，外部导电连结160作为晶片封装体100外接于印刷电路板或其他中介片的连接桥梁，据此由感应元件112所侦测产生的电流信号即可通过外部导电连结160、重布局线路140以及与感应元件112电性连接的导电垫116，对印刷电路板或其他中介片的输入/输出进行信号输入/输出控制。反之，由印刷电路板或其他中介片的输入/输出的电流信号亦可通过外部导电连结160、重布局线路140以及与感应元件112电性连接的导电垫116，对感应元件112进行信号输入/输出控制。在本发明的部份实施方式中，外部导电连结160为一焊球。有关本发明各实施方式的晶片封装体100的制造方法，将于以下段落以及图式中说明。

图4是根据本发明一些实施方式的晶片封装体于制造过程中一阶段的剖面示意图。图5是根据本发明一些实施方式的晶片封装体于制造过程中图4下一阶段的剖面示意图。请参照图4，形成第一绝缘层170于中介片120的下表面121。中介片120例如可以包含硅。第一绝缘层170所使用的材料可以是氧化硅、氮化硅、氮氧化硅或其它合适的绝缘材料，以化学气相沉积法顺应地沿着中介片120的下表面121形成绝缘薄膜。请参照图5，在形成第一绝缘层170于中介片120的下表面121的步骤之后，接着形成至少一沟槽122自下表面121朝中介片120的上表面123延伸。沟槽122预定作为上下贯通中介片120的路径，使后续接合于中介片120下方的半导体晶片110中感应元件112得以暴露出来，藉此感知外界的声波、压力或是温度等变化来产生感测信号。

图6是根据本发明一些实施方式的晶片封装体于制造过程中图5下一阶段的剖面示意图。如图6所示，在形成沟槽122自下表面121朝中介片120的上表面123延伸的步骤之后，接着形成高分子粘着支撑层130于下表面121下，高分子粘着支撑层130具有开口132。高分子粘着支撑层130可以是任何适合 用以粘着晶片的高分子材料。在本发明的一些实施方式中，高分子粘着支撑层130包含热固化材料、紫外光固化材料或两者的组合。在本发明的一些实施方式中，高分子粘着支撑层130包含环氧树脂。在本发明的一些实施方式中，高分子粘着支撑层130是一高分子坝体。在此值得注意的是，高分子粘着支撑层130与传统上连接半导体晶片与中介片所用的焊接凸块完全不同。焊接凸块通常为特定合金，利用共晶结合法进行金属相态的转换，使合金在比其中任一溶质更低的溶点下彼此扩散混合，因此可在约摄氏400～500度等相对较低的温度下，即形成集成电路晶片与中介片之间的金属界面键结。而高分子粘着支撑层130并不需要上述的高温来进行高分子固化粘着反应，一般而言，高分子固化粘着反应至高仅需摄氏300度以下即可充分固化反应，发挥其粘着功能。再者，共晶结合法在制程控制上，对于温度、加热周期等回火制程参数控制要求甚高，连带使得焊接凸块容易在制程稍有变异的情况下即产生机械应力影响界面键结，如此便容易使半导体晶片与中介片之间的焊接凸块，产生连接不良甚至断裂等问题。相对地，高分子粘着支撑层130在固化反应的控制上则容易许多，不易因为微小的制程变异而对于其粘着性能产生太大的影响。因此，以高分子粘着支撑层130取代以共晶结合法的焊接凸块，使立体半导体晶片封装体中，半导体晶片110与中介片120的连接可在具有更大制程边际的情况下，更能有效控制并确保半导体晶片110与中介片120两者的连接。此外，高分子粘着支撑层130具有更低的生产成本，使本发明提供的晶片封装体100更适于量产。在本发明的一些实施方式中，其中形成高分子粘着支撑层130于下表面121的步骤包含涂布高分子粘着支撑层131于下表面121，以及微影蚀刻高分子粘着支撑层130使高分子粘着支撑层130具有开口132。在此值得注意的是，微影蚀刻高分子粘着支撑层130使高分子粘着支撑层130具有开口132的步骤需再与后续接合半导体晶片110的步骤之前进行，换言之，高分子粘着支撑层130的开口132应在与半导体晶片110 接合之前先形成完毕，而后续在接合半导体晶片110时，高分子粘着支撑层130的开口132即对应接合于半导体晶片110的导电垫116。如此一来，高分子粘着支撑层130与半导体晶片110的导电垫116即不会直接接触，即后续无须针对高分子粘着支撑层130开口来暴露出导电垫116，可有效降低导电垫116被高分子粘着支撑层130的开口制程(例如微影蚀刻)损伤的机会，进一步提升后续形成的晶片封装体100的可靠度。在本发明的一些实施方式中，其中高分子粘着支撑层130包含热固化材料、紫外光固化材料或两者的组合。在本发明的一些实施方式中，其中热固化材料包含环氧树脂。通过高分子粘着支撑层130成分比例的适当选择与调配，高分子粘着支撑层130甚至可在低于摄氏200度的条件下即可形成并顺利接合半导体晶片110与中介片120。据此，接合半导体晶片110与中介片120两者即可在更低的热预算下进行，而减低晶片封装体内部的电子元件被高温影响的疑虑。

图7是根据本发明一些实施方式的晶片封装体于制造过程中图6下一阶段的剖面示意图。如图7所示，在形成高分子粘着支撑层130于下表面121下的步骤之后，接着通过高分子粘着支撑层130将中介片120与半导体晶片110对接。半导体晶片110具有感应元件112以及电性连接于感应元件112的导电垫116，高分子粘着支撑层130的开口132对应于导电垫116。其中，半导体晶片110、感应元件112以及导电垫116等元件所使用的材料与彼此间的连接关系如同前述，在此即不重复赘述。图8是根据本发明一些实施方式的晶片封装体于制造过程中图7下一阶段的剖面示意图。在通过高分子粘着支撑层130将中介片120与半导体晶片110对接的步骤之后，接着自上表面123朝下表面121形成穿孔124与高分子粘着支撑层130的开口132贯通以暴露出导电垫116。穿孔124例如可以是硅穿孔(through silicon via,TSV)。如图8所示，穿孔124贯穿中介片120的上表面123至下表面121以暴露出导电垫116，以供后续导电垫116的导电路径于穿孔124内部形成。在本发明的一些实施方式中，在 通过高分子粘着支撑层130将中介片120与半导体晶片110对接的步骤，与自上表面123朝下表面121形成穿孔124与高分子粘着支撑层130的开口132贯通以暴露出导电垫116的步骤之间，进一步包含自上表面123朝下表面121薄化中介片120。例如由实质上700微米薄化为实质上200微米。据此，穿孔124的形成可更有效率，且亦使最后形成的晶片封装体100具有更薄的总体厚度。亦如图8所示，在自上表面123朝下表面121形成穿孔124的步骤之后，接着形成第二绝缘层180覆盖上表面123以及穿孔124的孔壁125。第二绝缘层180所使用的材料可以是氧化硅、氮化硅、氮氧化硅或其它合适的绝缘材料，以化学气相沉积法顺应地沿着中介片120的上表面123以及穿孔124内形成绝缘薄膜。

图9是根据本发明一些实施方式的晶片封装体于制造过程中图8下一阶段的剖面示意图。形成重布局线路140配置于第二绝缘层180上以及穿孔124内以电性连接116导电垫。重布局线路140例如可以使用铝、铜或镍或其他合适的导电材料，以适当的制程方法全面沉积于第二绝缘层180上，再以微影蚀刻的方式图案化以在第二绝缘层180上留下预定图案。图10是根据本发明一些实施方式的晶片封装体于制造过程中图9下一阶段的剖面示意图。蚀刻中介片120使沟槽122自上表面123暴露出来。据此，沟槽122上下贯通中介片120使位于中介片120下方的半导体晶片110中感应元件112得以暴露出来，感知外界的声波、压力或是温度等变化来产生感测信号。图11是根据本发明一些实施方式的晶片封装体于制造过程中图10下一阶段的剖面示意图。形成封装层150覆盖于重布局线路140上，封装层150具有开口152暴露出沟槽122。在本发明的一些实施方式中，其中形成封装层150覆盖于重布局线路140上的步骤包含涂布封装层150于重布局线路140上，以及激光钻孔(laser drill)封装层150使封装层150具有开口152暴露出该沟槽122。在本发明的一些实施方式中，其中涂布封装层150于重布局线路140上的步骤中，封装层不填满该穿孔 124。据此，更可进一步减低封装层150与穿孔124的孔壁125上的重布局线路140之间的应力累积，避免后续封装层150膨胀或皱缩对重布局线路140产生影响，减少重布局线路140发生断线的可能性，进一步提升晶片封装体100的可靠度。如图2所示，在本发明的一些实施方式中，进一步包含形成外部导电连结160配置于中介片120上，外部导电连结160电性连接重布局线路140。外部导电连结160的材料例如可以是锡或其他适合于焊接的金属或合金，外部导电连结160作为晶片封装体100外接于印刷电路板或其他中介片的连接桥梁，据此由感应元件112所侦测产生的电流信号即可通过外部导电连结160、重布局线路140以及与感应元件112电性连接的导电垫116，对印刷电路板或其他中介片的输入/输出的进行信号输入/输出控制。反之，由印刷电路板或其他中介片的输入/输出的电流信号亦可通过外部导电连结160、重布局线路140以及与感应元件112电性连接的导电垫116，对感应元件112进行信号输入/输出控制，至此即形成如图2所示的晶片封装体100。在本发明的部份实施方式中，外部导电连结160为一焊球。

最后要强调的是，本发明所提供的晶片封装体具有高分子粘着支撑层取代以共晶结合法的焊接凸块，使立体半导体晶片封装体中，半导体晶片与中介片的连接可在具有更大制程边际的情况下，更容易有效控制并确保半导体晶片与中介片两者的连接。此外，高分子粘着支撑层可在更低的制程温度下即有效形成，因此更可有效减低晶片封装体内部的电子元件被高温影响的遗虑。而高分子粘着支撑层具有更低的生产成本，使本发明提供的晶片封装体更适于量产。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。